JPH02159856A - Ｆｓｋ変調信号復調回路 - Google Patents
Ｆｓｋ変調信号復調回路Info
- Publication number
- JPH02159856A JPH02159856A JP63314274A JP31427488A JPH02159856A JP H02159856 A JPH02159856 A JP H02159856A JP 63314274 A JP63314274 A JP 63314274A JP 31427488 A JP31427488 A JP 31427488A JP H02159856 A JPH02159856 A JP H02159856A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- logic
- output
- terminal
- demodulation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 claims abstract description 8
- 239000003990 capacitor Substances 0.000 claims description 5
- 238000005070 sampling Methods 0.000 abstract description 5
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
本発明は、Ｎ ＲＺ （Ｎｏ Ｒｅｔｕｒｎ ｔｏ Ｚ
ｅｒｏ ）信号でＦＳＫ変調された変調波を受信復調し
、元のＮＲＺ信号を検出するためのＦ Ｓ Ｋ （Ｆｒ
ｅｑｕｅｎｃｙＳｈｉｆｔ Ｋｅｙｉｎｇ）復調回路に
関するものである。
ｅｒｏ ）信号でＦＳＫ変調された変調波を受信復調し
、元のＮＲＺ信号を検出するためのＦ Ｓ Ｋ （Ｆｒ
ｅｑｕｅｎｃｙＳｈｉｆｔ Ｋｅｙｉｎｇ）復調回路に
関するものである。
従来、この種のＦＳＸ復調回路は第３図に示す様に、端
子２４から入力されたＦＳＫ変調信号がＦＳＸ信号復調
手段１により復調された後、ＬＰＦ （Ｌｏｗ Ｐａ５
ｓ Ｆｉｌｔｅｒ ）手段２により所望の周波数成分の
み取り出され、その出力は基準電圧生成手段３で作られ
た基準電圧と比較され、電圧比較手段４の出力端子５に
は２値論理信号として出力される構成であった。また、
３の構成としては第１図と同等であるため、第１図を使
って説明すると、７．８はＰＮＰ）ランジスタ、９〜１
３はＮＰＮトランジスタ、１４．１５は負荷抵抗、１６
は電流制限用抵抗、６はコンデンサ、１７はＤＣ電源で
ある。端子２２はプラス電源端子、端子２３はマイナス
電源端子でＧＮＤと共通である。また１８のスイッチを
閉じることにより、端子２２と端子２１は導通状態とな
り、トランジスタ１１のベースに電流が供給され、トラ
ンジスタ１１のコレクタとエミッタ間が導通状態となる
。いま、スイッチ１８が閉じられてあり、端子１９より
端子２０の方が高電圧レベルならばｌＯのコレクタとエ
ミッタ間が導通状態となり、従って８にベース電流が流
れ、′８のコレクタとエミッタ間も導通状態となる。す
ると、１２．１３のベースに電流が供給され、１３のコ
レクタとエミッタ間が導通状態になることで６に蓄積さ
れていた電荷は放電する。一方、１９より２０の方が低
電圧レベルならば９及び７のコレクタとエミッタ間が導
通状態となり１７から７を通じて６に電荷が充電される
。第３図の１９．２０．５における信号波形の一例を第
４図に示す、前述した様に２０の基準電圧レベルは充放
電動作により１９の波形に追従するため、第４図の例の
様に、ＮＲＺ信号の変化が少ない部分、つまり論理１ま
たは論理０が長時間連続する様な場合には、２０のレベ
ルは１９のレベルとほぼ等しい値となり、１９に含まれ
たノイズ成分に対して４で電圧比較してしまうため、５
には誤った論理の出力をしてしまうという欠点があった
。
子２４から入力されたＦＳＫ変調信号がＦＳＸ信号復調
手段１により復調された後、ＬＰＦ （Ｌｏｗ Ｐａ５
ｓ Ｆｉｌｔｅｒ ）手段２により所望の周波数成分の
み取り出され、その出力は基準電圧生成手段３で作られ
た基準電圧と比較され、電圧比較手段４の出力端子５に
は２値論理信号として出力される構成であった。また、
３の構成としては第１図と同等であるため、第１図を使
って説明すると、７．８はＰＮＰ）ランジスタ、９〜１
３はＮＰＮトランジスタ、１４．１５は負荷抵抗、１６
は電流制限用抵抗、６はコンデンサ、１７はＤＣ電源で
ある。端子２２はプラス電源端子、端子２３はマイナス
電源端子でＧＮＤと共通である。また１８のスイッチを
閉じることにより、端子２２と端子２１は導通状態とな
り、トランジスタ１１のベースに電流が供給され、トラ
ンジスタ１１のコレクタとエミッタ間が導通状態となる
。いま、スイッチ１８が閉じられてあり、端子１９より
端子２０の方が高電圧レベルならばｌＯのコレクタとエ
ミッタ間が導通状態となり、従って８にベース電流が流
れ、′８のコレクタとエミッタ間も導通状態となる。す
ると、１２．１３のベースに電流が供給され、１３のコ
レクタとエミッタ間が導通状態になることで６に蓄積さ
れていた電荷は放電する。一方、１９より２０の方が低
電圧レベルならば９及び７のコレクタとエミッタ間が導
通状態となり１７から７を通じて６に電荷が充電される
。第３図の１９．２０．５における信号波形の一例を第
４図に示す、前述した様に２０の基準電圧レベルは充放
電動作により１９の波形に追従するため、第４図の例の
様に、ＮＲＺ信号の変化が少ない部分、つまり論理１ま
たは論理０が長時間連続する様な場合には、２０のレベ
ルは１９のレベルとほぼ等しい値となり、１９に含まれ
たノイズ成分に対して４で電圧比較してしまうため、５
には誤った論理の出力をしてしまうという欠点があった
。
そこで、本発明ではＮＲＺ復調信号の論理１または論理
０が長時間連続した場合に２０の基準電圧レベルが１９
の信号電圧レベルに不必要に近づき、４で１９の２０に
対する比較判定ができなくなってしまうという欠点を解
決し、１９と２０が充分判定できるレベルを確保した復
調回路を提供することにある。
０が長時間連続した場合に２０の基準電圧レベルが１９
の信号電圧レベルに不必要に近づき、４で１９の２０に
対する比較判定ができなくなってしまうという欠点を解
決し、１９と２０が充分判定できるレベルを確保した復
調回路を提供することにある。
［課題を解決するための手段］
本発明では上記課題を解決するために、前記電圧比較手
段４の出力端子５の出力が長時間にわたって論理１また
は論理０を連続した場合には、その数をカウントし、そ
のカウント数がある一定の数以上になった時には第３図
のスイッチ１８を開いて基準電圧生成手段３のコンデン
サへの充電動作及び放電動作を停止し、第４図の様に２
０の基準電圧レベルが１９の信号電圧レベルに不必要に
近づくことを防ぐための手段を設けた。
段４の出力端子５の出力が長時間にわたって論理１また
は論理０を連続した場合には、その数をカウントし、そ
のカウント数がある一定の数以上になった時には第３図
のスイッチ１８を開いて基準電圧生成手段３のコンデン
サへの充電動作及び放電動作を停止し、第４図の様に２
０の基準電圧レベルが１９の信号電圧レベルに不必要に
近づくことを防ぐための手段を設けた。
第１図に本発明の一実施例のＦＳＫ変調信号復調回路を
示す、ただし１８はＰチャンネルのＭＯＳトランジスタ
を使ったスイッチであり、１８のゲートが論理０で２２
と２１が導通状態となる。
示す、ただし１８はＰチャンネルのＭＯＳトランジスタ
を使ったスイッチであり、１８のゲートが論理０で２２
と２１が導通状態となる。
２４は基準クロック発生手段であり例えば水晶発振回路
等が考えられる。２５はビット同期手段であり、５のＮ
ＲＺ信号をサンプリングするためのサンプリングクロッ
ク信号をライン３０に出力するためのものである。２５
において３０の信号は２４の出力２９を分周して成虫さ
れる。その際に５の信号に対して位相同期がとられるた
め、第２図に示す様に５の信号変化点と３０の信号立下
がり点とは常に時刻的に一致する様に２５の内部で調整
される。２６．２７はＤタイプのフリップフロップで、
Ｃ入力の立上がりのタイミングでＤ入力の論理をＱに出
力する６また。２８はＥＸＣＬＵＳＩＶＥ−ＮＯＲ素子
ｔ’ある。２９．３０．３１．３２．３３はそれぞれ２
４．２５．２６．２７．２８の出力信号ラインである。
等が考えられる。２５はビット同期手段であり、５のＮ
ＲＺ信号をサンプリングするためのサンプリングクロッ
ク信号をライン３０に出力するためのものである。２５
において３０の信号は２４の出力２９を分周して成虫さ
れる。その際に５の信号に対して位相同期がとられるた
め、第２図に示す様に５の信号変化点と３０の信号立下
がり点とは常に時刻的に一致する様に２５の内部で調整
される。２６．２７はＤタイプのフリップフロップで、
Ｃ入力の立上がりのタイミングでＤ入力の論理をＱに出
力する６また。２８はＥＸＣＬＵＳＩＶＥ−ＮＯＲ素子
ｔ’ある。２９．３０．３１．３２．３３はそれぞれ２
４．２５．２６．２７．２８の出力信号ラインである。
第２図は第１図の動作を示す波形の一例である６第２図
において、１９の様な波形に対し基準電圧２０との比較
出力は５の様になる。ここで５の論理変化点に対し位相
同期のとれたサンプリングクロック３０を第１図の２６
及び２７のＣに入力すると、それぞれのＱ出力は第２図
の３１及び３２の様になる。そして２８の出力は第２図
の３３の様になり、これは５のサンプリング出力３１の
論理１または論理Ｏが２ビット以上続くと３３出力が論
理１となり、このとき第１図の１８の２２と２１の間を
非導通状態とする回路手段の一例である。第１図におい
て、前述した様に２２と２１が導通状態、つまり３３が
論理０のときには３の充電・放電動作を行なわせ、３３
が論理１のときには３の充電・放電動作は停止し２０は
停止直前の基準電圧レベルを保持している。この様にす
ることによってＮＲＺ復調信号の論理ｌ或いは論理０が
長く連続したとしても、基準電圧レベル２０は１９に重
なることなく正常なＮＲＺ信号が５に出力されるもので
ある。
において、１９の様な波形に対し基準電圧２０との比較
出力は５の様になる。ここで５の論理変化点に対し位相
同期のとれたサンプリングクロック３０を第１図の２６
及び２７のＣに入力すると、それぞれのＱ出力は第２図
の３１及び３２の様になる。そして２８の出力は第２図
の３３の様になり、これは５のサンプリング出力３１の
論理１または論理Ｏが２ビット以上続くと３３出力が論
理１となり、このとき第１図の１８の２２と２１の間を
非導通状態とする回路手段の一例である。第１図におい
て、前述した様に２２と２１が導通状態、つまり３３が
論理０のときには３の充電・放電動作を行なわせ、３３
が論理１のときには３の充電・放電動作は停止し２０は
停止直前の基準電圧レベルを保持している。この様にす
ることによってＮＲＺ復調信号の論理ｌ或いは論理０が
長く連続したとしても、基準電圧レベル２０は１９に重
なることなく正常なＮＲＺ信号が５に出力されるもので
ある。
上述した第１図の実施例はＮＲＺ復調信号の論理１或い
は論理Ｏが２ビット以上続くと１８の２２と２１の間を
非導通としたが、他の実施例としてカウンタ等を用いて
論理１或いは論理Ｏが連続する数を数えることにより３
ビット以上或いは４ビット以上更′には任意の整数ビッ
ト以上の論理連続に対しても上述の様に１８の２２と２
１の間の非導通状態に切り替えることが可能である。
は論理Ｏが２ビット以上続くと１８の２２と２１の間を
非導通としたが、他の実施例としてカウンタ等を用いて
論理１或いは論理Ｏが連続する数を数えることにより３
ビット以上或いは４ビット以上更′には任意の整数ビッ
ト以上の論理連続に対しても上述の様に１８の２２と２
１の間の非導通状態に切り替えることが可能である。
［発明の効果］
以上述べた様に、本発明のＦＳＫ変調信号復調回路では
充電及び放電を停止する手段を有する復調回路を用いる
ことにより、従来ＮＲＺ信号の論理１或いは論理Ｏが長
く連続する信号を復調する場合に、誤った出力論理が発
生していたものに対し、この様な誤り出力の全く無いＮ
ＲＺ復調償号が得られる効果がある。
充電及び放電を停止する手段を有する復調回路を用いる
ことにより、従来ＮＲＺ信号の論理１或いは論理Ｏが長
く連続する信号を復調する場合に、誤った出力論理が発
生していたものに対し、この様な誤り出力の全く無いＮ
ＲＺ復調償号が得られる効果がある。
第１図は本発明のＦＳＫ変調信号復調回路の一実施例の
回路図。 第２図（ａ）、（ｂ）は第１図の動作を説明するための
各信号ラインまたは各端子の波形の一例を示す波形図。 第３図は従来例の回路図。 第４図（ａ）、（ｂ）は第３図の動作説明のための波形
の一例を示す波形図。 ＦＳＫ信号復調手段 ＬＰＦ手段 基準電圧生成手段 電圧比較手段 基準クロック発生手段 ビット同期手段 （ｉｐ） 笛２図 憬 １ 回 （ｂ） 箪４図
回路図。 第２図（ａ）、（ｂ）は第１図の動作を説明するための
各信号ラインまたは各端子の波形の一例を示す波形図。 第３図は従来例の回路図。 第４図（ａ）、（ｂ）は第３図の動作説明のための波形
の一例を示す波形図。 ＦＳＫ信号復調手段 ＬＰＦ手段 基準電圧生成手段 電圧比較手段 基準クロック発生手段 ビット同期手段 （ｉｐ） 笛２図 憬 １ 回 （ｂ） 箪４図
Claims (1)
- ＮＲＺ（Ｎｏ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）信号で
ＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎ
ｇ）変調された変調波を受信復調するＦＳＫ信号復調手
段と、ＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）手段
と、該ＬＰＦ手段の出力電圧の電圧比較手段と、該電圧
比較手段の電圧比較のための基準となる基準電圧生成手
段とを含み、該基準電圧生成手段として、コンデンサに
蓄えられた電荷を充電或いは放電してその電荷量を制御
する手段によって得られる電圧を基準とする復調回路に
おいて、前記電圧比較手段より出力するＮＲＺ復調信号
が２ビット以上にわたって第１の論理レベル或いは第１
の論理レベルの反転論理である第２の論理レベルの状態
を連続した場合には前記コンデンサにおける充電動作或
いは放電動作を停止し、その停止直前の基準電圧値を保
持させる手段を有することを特徴とするＦＳＫ変調信号
復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63314274A JPH02159856A (ja) | 1988-12-13 | 1988-12-13 | Ｆｓｋ変調信号復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63314274A JPH02159856A (ja) | 1988-12-13 | 1988-12-13 | Ｆｓｋ変調信号復調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02159856A true JPH02159856A (ja) | 1990-06-20 |
Family
ID=18051387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63314274A Pending JPH02159856A (ja) | 1988-12-13 | 1988-12-13 | Ｆｓｋ変調信号復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02159856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0470039A (ja) * | 1990-07-09 | 1992-03-05 | Fuji Facom Corp | 周波数変調モデムの復調自動調整装置 |
-
1988
- 1988-12-13 JP JP63314274A patent/JPH02159856A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0470039A (ja) * | 1990-07-09 | 1992-03-05 | Fuji Facom Corp | 周波数変調モデムの復調自動調整装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5592125A (en) | Modified bang-bang phase detector with ternary output | |
| JPS59112747A (ja) | ２進デ−タ受信機 | |
| GB2187316A (en) | Improvements in or relating to integrating circuits | |
| CN109995356A (zh) | 一种基于电容的信号隔离传输电路 | |
| US4663769A (en) | Clock acquisition indicator circuit for NRZ data | |
| JP4263023B2 (ja) | ２線式データ通信方法、システム、コントロール装置およびデータ記憶装置 | |
| US4679209A (en) | Digital line receiver | |
| US3602834A (en) | Timing recovery circuits | |
| JPH02159856A (ja) | Ｆｓｋ変調信号復調回路 | |
| US4992748A (en) | Period-inverting FM demodulator | |
| CN210380805U (zh) | 一种模拟信号隔离转换电路 | |
| JPH0832425A (ja) | データ読み取りタイミング可変回路 | |
| JP2604911Y2 (ja) | フリップフロップ | |
| JPH0588023B2 (ja) | ||
| JPH10145348A (ja) | クロック抽出回路 | |
| KR900008183B1 (ko) | 전압/주파수 변환장치 | |
| JPS6156555A (ja) | 復調装置 | |
| JPS593628Y2 (ja) | クロックパルス発振器 | |
| JP4430117B2 (ja) | データ記憶装置 | |
| US3947777A (en) | Circuit arrangement for the demodulation of a phase-modulated signal | |
| JPH06303122A (ja) | 入力回路 | |
| JPS6124844B2 (ja) | ||
| JPS6058618B2 (ja) | バイポ−ラ符号再生回路 | |
| JPS61288622A (ja) | Ｐｌｌ装置 | |
| US6252913B1 (en) | Method of transmitting a frequency-modulated asynchronous NRZ signal |