JPH02159817A - 半導体集積回路の出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体集積回路より信号を出力する半導体集積回路の出
力回路に関し、 バスファイトが発生しても破壊のおそれのないことを目
的とし、 トライステートバッファを通してバスラインの接続され
る出力端子から信号を半導体集積回路の外部に出力する
半導体集積回路の出力回路において、該出力端子の（ｎ
号しベルが値“１”であるかいなかを判別する第１のコ
ンパレータと、該出力端子の信号レベルが値ＶＯＷであ
るかいなかを判別する第２のコンパレータと、該トライ
ステートバッファに供給される信号を該第１の］ンバレ
ータ及び第２のコンパレータの判別結果と比較し、該出
力端子の信号の値が該トライステートバッファに供給さ
れる信号の値と異なるとき該トライス・テートバッファ
をハイインピーダンス状態とする比較制御回路とを有し
構成する。

〔産業上の利用分野〕

本発明は半導体集積回路の出力回路に関し、半導体＋ｊ
Ａ積回路より信号を出力する半導体集積回路の出力回路
に関する。

半導体集積回路はバッファ等の出力回路を通して外部の
パスファイト等に信号の出力を行なう。

このバスラインが双方向バスであって複数の半導体集積
回路の出力端子、入力端子が接続される場合にはバスフ
ァイトを生じて各半導体集積回路の出力回路が破壊され
ないよう工夫する必要がある。

〔従来の技術〕

従来の半導体集積回路は出力回路は第５図に示す如ぎト
ライステートバッファ１０で構成されている。トライス
テートバッファ１０は端子１０よりの制御信号がｖ　Ｏ
ｖのとき半導体集積回路内部から供給される信号を半導
体集積回路の出力端子１３より出力し、制御信号がｙｌ
ｖのとぎ出力端子１３をハイインピーダンス（Ｚ）とす
る。

〔発明が解決しようとする課題〕

従来の出力回路では出力端子１３に接続されるバスライ
ンが双方向バスであると、論理設計の誤り或いはバスラ
イン間の短絡等によって、出力端子がｖｌｌ（又は７０
７）出力の状態で同時にバスラインの他方に接続される
半導体集積回路の出力端子が７０７（又は７１７）出力
の状態となるバスファイト時においてはこのバスライン
に過電流が流れ両方の出り回路が破壊するおそれがある
という問題があった。

本発明は上記の点に鑑みなされたもので、バスファイト
が発生しても破壊のおそれのない半導体集積回路の出力
回路を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明回路の原理図を示す。

同図中、半導体集積回路の出力信号は、トライステート
バッファ２２を通してバスライン３４の接続される出力
端子３３から外部に出力される。

第１のコンパレータ３１は、出力端子３３の信号レベル
が値１１７であるかいなかを判別する。

第２のコンパレータ３２は、出力端子３３の信号レベル
が値Ｖ　□　Ｗであるかいなかを判別する。

比較制御回路２３は、トライステートバッファ２２に供
給される１８号を第１のコンパレータ３１及び第２のコ
ンパレータ３２の判別結果と比較し、出力端子３３の信
号の値がトライステートバッファ２２に供給される信号
の値と異なるときトライステートバッファ２２をハイイ
ンピーダンス状態とする。

（作用） 本発明回路においては、出力端子３３の信号レベルがト
ライステートバッファ２２に供給される信号の値Ｗ　Ｑ
　Ｖ又は７１７と同じとは言えないとき、つまりバスフ
ァイ１〜により出力端子３３の信号レベルがｖ　Ｏｖと
いえるレベルより高かったり又は値Ｖｉ？といえるレベ
ルより低かったりするとトライステートバッファ２２が
強制的にハイインピーダンスとされ、過電流が流れるこ
とを防止する。

〔実施例〕

第２図は本発明回路の一実施例の回路図を示す。

同図中、端子２０には半導体集積回路内部より出力信号
Ａが入来し、端子２１には半導体集積回路内部より制御
信号が入来する。

信号Ａはトライステートバッファ２２の入力端子に供給
されると共に、比較制御回路２３のアンド回路２４．イ
クスクルーシブオア回路２８に供給され、またインバー
タ２５で反転されてアンド回路２６に供給される。

アンド回路２４．２６には後述するコンパレータ３１．
３２夫々から信号Ｇ、Ｈが夫々供給されており、アンド
回路２４は信号Ａがｖｌｖのとき信号Ｇを選択し、アン
ド回路２６は信号ＡがｖＯｖのとき信号Ｇを選択する。

アンド回路２４゜２６夫々の出力する信号Ｃ，Ｄはオア
回路２７に供給され、ここで信号Ｅとされてイクスクル
ーシブオ７回路２８に供給される。イクスクルーシブオ
ア回路２８の出力する信号Ｆはオア回路２９で端子２１
よりの制御（ｎ号と論理加算され信号Ｊとなってトライ
ステートバッファ２２の制ｔＸＩＧａ子に供給される。

トライステートバッファ２２の出力端子は半導体集積回
路の出力ビン３３及びコンパレータ３１゜３２の入力端
子に接続されている。この出力ビン３３にはバスライン
（３４）が接続される。コンパレータ３１は第３図（Ａ
）、（Ｂ）に示す如く、そのレベルを越えると７０７と
は言えない閾値ＶＴＩ−１１を有し、出力ビン３３の出
力信Ｓ″ｔ×を閾値ＶＴ　Ｈｔと比較してこれを越えた
ときｖｌｖとなる信号Ｇを生成する。またコンパレータ
３２はそのレベル未満であれば７１７とは言えない閾値
ＶＴＨ２を有し、出力ビン３３の出力信号Ｘを閾（ｉｒ
ｉｖＴＨ２と比較してこれを越えたときｖｌｖとなる信
号Ｈを生成する。

ここで、端子２１よりの制御信号がｖ　Ｏｖであるとき
において、第４図の第１パターン、第４パターンの如く
信号Ａと信号Ｘとの値が同一の場合には信号ＦはＷ　Ｑ
　Ｙとなり、トライステートバッファ２２は出力動作状
態を維持する。

第３図（Ａ）に斜線で示す如く信号へが７１７で信号Ｘ
のレベルが閾値ＶｒＨ２未満のＸ’ＦＡ及びＸ＝Ａのバ
スファイトの状態では第４図の第６パターン及び第３パ
ターンに示す如く信号Ｆはｖｌｖとなってトライスデー
トバッフ７２２はハイインピーダンス（Ｚ）となり過電
流が流れるのを防止する。

第３図（Ｂ）に斜線で示す如く信号ＡがＶ　□　Ｗで信
号Ｘのレベルが閾値ＶＴＨＩを越えるＸ−＝’ｔ＝Ａ及
びＸ　＝＝　Ａのバスファイトの状態では第４図の第５
パターン及び第２パターンに示す如く信号Ｆは７１ｖと
なってトライステートバッファ２２はハイインピーダン
ス（Ｚ）となり過電流が流れるのを防止する。

このように、出力ビン３３の信号ｘのレベルがトライス
テートバッファ２２に入来する信ＭＡと異なるときトラ
イステートバッファ２２は強制的にハイインピーダンス
とされるため、バスファイト時の過電流が防止され、ト
ライステートバッファ２２の破壊のおそれがなくなる。

〔発明の効采〕

上述の如く、本発明の半導体集積回路の出力回路によれ
ば、バスファイトが発生するとトライステートバッファ
が強制的にハイインピーダンスとされて過電流が流れる
のが防止されトライステートバッファの破壊のおそれが
なく、実用上きわめて有用である。

【図面の簡単な説明】

第１図は本発明回路の原理図、 第２図は本発明回路の一実施例の回路図、第３図、第４
図夫々は本発明回路を説明するための図、 第５図は従来回路の一例の回路図である。 図において、 ２２はトライステートバッファ． ２３は比較制御回路、 ３１は第１のコンパレータ、 ３２は第２のコンパレータ、 ３３は出力端子 を示す。 第 図 本膚御Ｕ紀！り回路間 （Ａ） 本飴哨回１６を費用を壱め丙図

Claims (1)

1. 【特許請求の範囲】 トライステートバッファ（２２）を通してバスライン（
   ３４）の接続される出力端子（３３）から信号を半導体
   集積回路の外部に出力する半導体集積回路の出力回路に
   おいて、 該出力端子（３３）の信号レベルが値“１”であるかい
   なかを判別する第１のコンパレータ（３１）と、 該出力端子（３３）の信号レベルが値“０”であるかい
   なかを判別する第２のコンパレータ（３２）と、 該トライステートバッファ（２２）に供給される信号を
   該第１のコンパレータ（３１）及び第２のコンパレータ
   （３２）の判別結果と比較し、該出力端子（３３）の信
   号の値が該トライステートバッファ（２２）に供給され
   る信号の値と異なるとき該トライステートバッファ（２
   ２）をハイインピーダンス状態とする比較制御回路（２
   ３）とを有することを特徴とする半導体集積回路の出力
   回路。