JPH02159584A - 半導体集積回路の故障検出回路 - Google Patents
半導体集積回路の故障検出回路Info
- Publication number
- JPH02159584A JPH02159584A JP63314318A JP31431888A JPH02159584A JP H02159584 A JPH02159584 A JP H02159584A JP 63314318 A JP63314318 A JP 63314318A JP 31431888 A JP31431888 A JP 31431888A JP H02159584 A JPH02159584 A JP H02159584A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- semiconductor integrated
- signal
- bidirectional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 230000002457 bidirectional effect Effects 0.000 claims abstract description 41
- 238000001514 detection method Methods 0.000 claims abstract description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体集積回路内でバスラインとの接続を行なう双方向
回路の故障検出を行なう双方向回路の故障検出回路に関
し、 双方向回路の故障検出の手間及び時間がかからず簡単に
行なうことができることを目的とし、半導体集積回路の
端子より該バスラインに信号を出力するトライステート
バッフ７とバスラインから端子に入来する信号を該半導
体集積回路内に入力するバッファとよりなる双方向回路
の故障検出を行なう双方向回路の故障検出回路であって
、該半導体集積回路内で該トライステートバッフ７に供
給される信号と、トライステートバッフ７の制御信号又
は該バッファが該半導体集積回路内に入力する信号とを
比較し、その比較結果を該半導体集積回路の外部に出力
する比較回路と、該端子と該バスラインとの間に該端子
と該バスラインとの間の接続を分断する分断回路とを有
し、該分断回路で該端子と該バスラインとの間を分断し
て該比較回路の出力する比較結！ｌ＄′！ｌ、： 、ｌ
−り該双方向回路の故障を検出するよう構成′Ｔｊ′ろ
、。
回路の故障検出を行なう双方向回路の故障検出回路に関
し、 双方向回路の故障検出の手間及び時間がかからず簡単に
行なうことができることを目的とし、半導体集積回路の
端子より該バスラインに信号を出力するトライステート
バッフ７とバスラインから端子に入来する信号を該半導
体集積回路内に入力するバッファとよりなる双方向回路
の故障検出を行なう双方向回路の故障検出回路であって
、該半導体集積回路内で該トライステートバッフ７に供
給される信号と、トライステートバッフ７の制御信号又
は該バッファが該半導体集積回路内に入力する信号とを
比較し、その比較結果を該半導体集積回路の外部に出力
する比較回路と、該端子と該バスラインとの間に該端子
と該バスラインとの間の接続を分断する分断回路とを有
し、該分断回路で該端子と該バスラインとの間を分断し
て該比較回路の出力する比較結！ｌ＄′！ｌ、： 、ｌ
−り該双方向回路の故障を検出するよう構成′Ｔｊ′ろ
、。
（産業上の利用分野）
本発明は双方向回路の故障検出回路に関し、半導体集積
回路内でバスラインとの接続を行なう双り自回路の故障
検出を行なう双方向回路の故障検出回路に関する。
回路内でバスラインとの接続を行なう双り自回路の故障
検出を行なう双方向回路の故障検出回路に関する。
半導体集積回路は入出力部に外部のバスラインと接続を
行なうためのバスマクロと呼ばれる双方向回路を有する
ことで、外部のバスラインを双方向バスとして使用する
ことができる。
行なうためのバスマクロと呼ばれる双方向回路を有する
ことで、外部のバスラインを双方向バスとして使用する
ことができる。
この場合、バスラインの一方に接続される半導体集積回
路の双方向回路が値ｖ１ｖでＨレベル出力の状態で、同
時にバスラインの他方に接続される半導体集積回路の双
方向回路が値ｖ Ｏｖで［−レベル出力の状態となると
、このバスラインに過電流が流れるバスファイトを住じ
、両方の双方向回路が故障してしまう場合がある。
路の双方向回路が値ｖ１ｖでＨレベル出力の状態で、同
時にバスラインの他方に接続される半導体集積回路の双
方向回路が値ｖ Ｏｖで［−レベル出力の状態となると
、このバスラインに過電流が流れるバスファイトを住じ
、両方の双方向回路が故障してしまう場合がある。
複数の半導体集積回路を双方向バスで接れし！：。
装置では設計条件の誤り又（Ｊ、装置試験の誤り等によ
ってバスファイトが発生したとき８、との゛ト導体集積
回路のどの双方向回路が故障したのかを判定する必要が
ある。
ってバスファイトが発生したとき８、との゛ト導体集積
回路のどの双方向回路が故障したのかを判定する必要が
ある。
第５図は従来装置の一例の構成図を示す。半導体集積回
路１０．１１には端子１０ａ、１０ｂ夫々に双方向回路
１２．１３が設けられてい？１３、端子１０ａ、１０ｂ
間はパスラ（ン１４で接続１．きれているわ 双方向回路１２はυ１５１１信月８に応じて出力信号へ
を端子１０ａに供給し、また端子１０ａをハイインピー
ダンス状態とするトライステートバッフ７１５と、端子
１０ａの値を入力信号Ｃとして半導体集積回路１０内部
に入力する１人カアンド回路１６とより構成されている
。双り自回路１３もこれと同一構成である１、 〔発明が解決Ｌ）ようとする課題） １、記の装置で双方向回路１２の故障検出を行なう場合
には半導体集積回路１０の内部で信号Ａ。
路１０．１１には端子１０ａ、１０ｂ夫々に双方向回路
１２．１３が設けられてい？１３、端子１０ａ、１０ｂ
間はパスラ（ン１４で接続１．きれているわ 双方向回路１２はυ１５１１信月８に応じて出力信号へ
を端子１０ａに供給し、また端子１０ａをハイインピー
ダンス状態とするトライステートバッフ７１５と、端子
１０ａの値を入力信号Ｃとして半導体集積回路１０内部
に入力する１人カアンド回路１６とより構成されている
。双り自回路１３もこれと同一構成である１、 〔発明が解決Ｌ）ようとする課題） １、記の装置で双方向回路１２の故障検出を行なう場合
には半導体集積回路１０の内部で信号Ａ。
Ｂのテストパターンを生成して端子１０ａの値及び信号
Ｃの値を調べればよい。
Ｃの値を調べればよい。
しかし、端Ｐ１０ａにはバスライン１４が接続されてい
るため半導体集積回路１１の動作状態によって端子１０
ａの値が変化してしまう。また信号Ｃは半導体集積回路
１０の内部に入力され、そのままでは半導体集積回路１
０の外部に取り出すことができない。
るため半導体集積回路１１の動作状態によって端子１０
ａの値が変化してしまう。また信号Ｃは半導体集積回路
１０の内部に入力され、そのままでは半導体集積回路１
０の外部に取り出すことができない。
このため、双り自回路１２の故障検出を１１へう場合に
は半導体Ｗ積回路１０を装置より取り外し、ＬＳＩテス
タに接続しなけれはイ５らず、故障検出に多大の手間及
び時間がかかるという問題があった。
は半導体Ｗ積回路１０を装置より取り外し、ＬＳＩテス
タに接続しなけれはイ５らず、故障検出に多大の手間及
び時間がかかるという問題があった。
本発明は上記の点に鑑みなされたちの゛で、双り自回路
の故障検出の１間及び時間がかからず簡単に行なうこと
ができる双方向回路の故障検出回路を提供することを目
的とする。
の故障検出の１間及び時間がかからず簡単に行なうこと
ができる双方向回路の故障検出回路を提供することを目
的とする。
第１図は本発明回路の原理図を示す。
同図中、半導体集積回路２０の双方向回路２１は、端子
２０ａよりバスライン３６に信号を出力するトライステ
ートバッフ？２２と該バスライン３６から端子２０ａに
入来する信号を半導体集積回路２０内に入力するバッフ
ァ２３とよりなる。
２０ａよりバスライン３６に信号を出力するトライステ
ートバッフ？２２と該バスライン３６から端子２０ａに
入来する信号を半導体集積回路２０内に入力するバッフ
ァ２３とよりなる。
比較回路２５は、半導体集積回路２０内で１−ライステ
ートバッファ２２に供給される信号と、トライステート
バッフ？２２の制御信号又はバッフ７２３が半導体集積
回路２０内に入力する信号とを比較し、その比較結果を
端子２０Ｃより半導体集積回路２０の外部に出力する。
ートバッファ２２に供給される信号と、トライステート
バッフ？２２の制御信号又はバッフ７２３が半導体集積
回路２０内に入力する信号とを比較し、その比較結果を
端子２０Ｃより半導体集積回路２０の外部に出力する。
分断回路３５は、端子２０ａとバスライン３６との間に
端子２０ａとバスライン３６との間の接続を分断する。
端子２０ａとバスライン３６との間の接続を分断する。
本発明においては、分断回路３５で端子２０ａとバスラ
イン３６との間を分断して比較回路２５の出力する比較
結果を半導体集積回路２０の外部に取出し該双方向回路
２１の故障を検出する。
イン３６との間を分断して比較回路２５の出力する比較
結果を半導体集積回路２０の外部に取出し該双方向回路
２１の故障を検出する。
このため、半導体集積回路２１を装置から取り外すこと
なくバスライン３６の影響を除き、双方向回路２１の入
出力動作が正常かどうかを判定できる。
なくバスライン３６の影響を除き、双方向回路２１の入
出力動作が正常かどうかを判定できる。
第２図は本発明回路の一実施例の回路構成図を示す。
同図中、半導体集積回路２０には端子２０ａに双方向回
路２１が設けられている。双方向回路２１のトライステ
ートバッファ２２は集積回路内部からの１ＩＪａ’ｌｌ
信号Ｂが７０７のとき集積回路内部からの出力信＠Ａを
端子２０ａに出力し、制御信号Ｂが７１７のとき端子２
０ａをハイインピーダンス（Ｚ）とする。バッファとし
ての１人ツノアンド回路２３は端子２０ａの値を信号Ｃ
として集積回路内部に入力する。
路２１が設けられている。双方向回路２１のトライステ
ートバッファ２２は集積回路内部からの１ＩＪａ’ｌｌ
信号Ｂが７０７のとき集積回路内部からの出力信＠Ａを
端子２０ａに出力し、制御信号Ｂが７１７のとき端子２
０ａをハイインピーダンス（Ｚ）とする。バッファとし
ての１人ツノアンド回路２３は端子２０ａの値を信号Ｃ
として集積回路内部に入力する。
上記の信号Ａ、Ｂ、Ｃ夫々は半導体集積回路２０の内部
に設けられた比較回路２５のイクスクルーシプオア回路
２６．アンド回路２７．２８人々に供給される。比較回
路２５は集積回路外部より端子２０ｂを介してモード信
号りを供給されており、このモード信号りはインバータ
２９．３０で順次反転され、インバータ２９の出力反転
モード信号りがアンド回路２８に供給され、インバータ
３０の出力モード信号りがアンド回路２７に供給される
。アンド回路２７．２８の出力はオア回路３１を介して
イクスクルーシブオア回路２６に供給され、イクスクル
ーシブオア回路２６はモード信号りがｖｌｗのとき信号
Ａ、Ｃの排他的論理和演算（比較）を行ない、モード信
号りがＶ Ｑ Ｗのとき信号Ａ、Ｂの排他的論理和演算
（比較）を行なって、その比較結果Ｆはバッファ３２を
介して端子２０ｃより集積回路外部に出力される。
に設けられた比較回路２５のイクスクルーシプオア回路
２６．アンド回路２７．２８人々に供給される。比較回
路２５は集積回路外部より端子２０ｂを介してモード信
号りを供給されており、このモード信号りはインバータ
２９．３０で順次反転され、インバータ２９の出力反転
モード信号りがアンド回路２８に供給され、インバータ
３０の出力モード信号りがアンド回路２７に供給される
。アンド回路２７．２８の出力はオア回路３１を介して
イクスクルーシブオア回路２６に供給され、イクスクル
ーシブオア回路２６はモード信号りがｖｌｗのとき信号
Ａ、Ｃの排他的論理和演算（比較）を行ない、モード信
号りがＶ Ｑ Ｗのとき信号Ａ、Ｂの排他的論理和演算
（比較）を行なって、その比較結果Ｆはバッファ３２を
介して端子２０ｃより集積回路外部に出力される。
また、端子２０ａは分断回路３５を介してバスライン３
６と接続されている。分断回路３５は端子２Ｏａ側のド
ライバ３７及びレシーバ３８と、バスライン３６側のド
ライバ３９及びレシーバ４０と、これらの間のトランス
ミッションゲート４１とより構成されており、端−ｊ’
４２に入来する分断υ１１１１信号Ｇがインバータ４３
．４４を介してトランスミッションゲートのｐチャンネ
ル、ｎチャンネル夫々のＦＥＴに供給される。分断回路
３５は信号ＧがＶ Ｏｔのとき端子２０ａとバスライン
３６との間を接続し、信号ＧＩｆｉ’ｌ’のとき端子２
０ａとバスライン３６との間を分断する。
６と接続されている。分断回路３５は端子２Ｏａ側のド
ライバ３７及びレシーバ３８と、バスライン３６側のド
ライバ３９及びレシーバ４０と、これらの間のトランス
ミッションゲート４１とより構成されており、端−ｊ’
４２に入来する分断υ１１１１信号Ｇがインバータ４３
．４４を介してトランスミッションゲートのｐチャンネ
ル、ｎチャンネル夫々のＦＥＴに供給される。分断回路
３５は信号ＧがＶ Ｏｔのとき端子２０ａとバスライン
３６との間を接続し、信号ＧＩｆｉ’ｌ’のとき端子２
０ａとバスライン３６との間を分断する。
双方向回路２１の故障検査時には分断制御信号Ｇを７０
７からｆｌＶへ切換え、半導体集積回路１０に自ら信号
Ａ、Ｂを生成させ第３図に示す如く、信ＭＡ、Ｂの値が
’ｏｏ’、’ｉｏ’のときモード信号の値を７１７とし
信号Ａ、Ｂの値が’１１” ０１’のときモード信号の
値を７０７として端子２０ｂに供給する。このときの端
子２０ａの出力レベルＥ及び端子２０Ｃの出力レベルＦ
によって双方向回路２１が正常か、又はどの部分の故障
かを判定する。
７からｆｌＶへ切換え、半導体集積回路１０に自ら信号
Ａ、Ｂを生成させ第３図に示す如く、信ＭＡ、Ｂの値が
’ｏｏ’、’ｉｏ’のときモード信号の値を７１７とし
信号Ａ、Ｂの値が’１１” ０１’のときモード信号の
値を７０７として端子２０ｂに供給する。このときの端
子２０ａの出力レベルＥ及び端子２０Ｃの出力レベルＦ
によって双方向回路２１が正常か、又はどの部分の故障
かを判定する。
なお、第３図の出力の欄でＬはローレベルつまり’Ｏ’
、ＨはハイレベルつまりＷｌＶを表わし、２はハイイン
ピーダンス、Ｘは不定夫々を表わしている。判定の欄の
０２はアンド回路２３を表わし、Ａ２はトライステート
バッフ７２２の本体、Ｂ２はトライスデートバッファ２
２の制御部を表わしている。
、ＨはハイレベルつまりＷｌＶを表わし、２はハイイン
ピーダンス、Ｘは不定夫々を表わしている。判定の欄の
０２はアンド回路２３を表わし、Ａ２はトライステート
バッフ７２２の本体、Ｂ２はトライスデートバッファ２
２の制御部を表わしている。
このように分断回路３５によってバスライン３６が端子
２０ａに与える影響を除くことができ、双方向回路２１
内のトライスアートバッファ２２の動作だけでなくアン
ド回路２３の動作も判定して半導体装置２０を装置から
取り外すことなく双方向回路２１の故障検出を行なうこ
とができる。
２０ａに与える影響を除くことができ、双方向回路２１
内のトライスアートバッファ２２の動作だけでなくアン
ド回路２３の動作も判定して半導体装置２０を装置から
取り外すことなく双方向回路２１の故障検出を行なうこ
とができる。
第４図は本発明回路の変形例の回路構成図を示す。
同図中、半導体集積回路５０は端子５０ａ１〜５０ａ４
夫々に双方向回路２１Ａ〜２１０が設けられており、双
方向回路２１Ａ〜２１０夫々に対応して比較回路２５Ａ
〜２５Ｄが設けられている。
夫々に双方向回路２１Ａ〜２１０が設けられており、双
方向回路２１Ａ〜２１０夫々に対応して比較回路２５Ａ
〜２５Ｄが設けられている。
比較回路２５Ａ〜２５Ｄには端Ｆ５０ｂより入来するモ
ード信号りがインバータ５１．５２で順次反転されて供
給され、比較回路２５Ａ・〜２５Ｄ夫々の比較結果はマ
ルチプレクサ５３に供給される。
ード信号りがインバータ５１．５２で順次反転されて供
給され、比較回路２５Ａ・〜２５Ｄ夫々の比較結果はマ
ルチプレクサ５３に供給される。
また端子５０ｄ、５０ｅからは２ビツトのセレクト信号
が入来し、デコーダ５４に供給され、ここで比較回路２
５Ａ〜２５Ｄのいずれかを選択する４系列の選択信号が
生成され、マルチプレクサ５３に供給される。
が入来し、デコーダ５４に供給され、ここで比較回路２
５Ａ〜２５Ｄのいずれかを選択する４系列の選択信号が
生成され、マルチプレクサ５３に供給される。
フルチプレク＋ｊ５３はこの選択信号に応じて比較回路
２５Ａ〜２５Ｄ夫々の比較結果のうちのいずれかを選択
し端子５０Ｃより出力する。
２５Ａ〜２５Ｄ夫々の比較結果のうちのいずれかを選択
し端子５０Ｃより出力する。
上記の構成ではセレクト信号を供給する端子５０ｄ、５
０ｅが必要ではあるがモード信号りを供給する端子５０
ｂと比較結果を出力する端子５０ｃとを複数の比較回路
２５Ａ〜２５Ｄで共用でき端子数の増加を抑えることが
できる。
０ｅが必要ではあるがモード信号りを供給する端子５０
ｂと比較結果を出力する端子５０ｃとを複数の比較回路
２５Ａ〜２５Ｄで共用でき端子数の増加を抑えることが
できる。
上述の如く、本発明の双方向回路の故障検出回路は、装
置として組立てられた半導体集積回路を装置から取り外
すことなく双方向回路の故障検出を行なうことができ、
その手間及び時間が従来に比してかからず、簡単であり
、実用上きわめて有用である。
置として組立てられた半導体集積回路を装置から取り外
すことなく双方向回路の故障検出を行なうことができ、
その手間及び時間が従来に比してかからず、簡単であり
、実用上きわめて有用である。
第１図は本発明回路の原理図、
第２図、第４図夫々は本発明回路の各実施例の回路構成
図、 第３図は故障判定を説明するための図、第５図は従来装
置の一例の回路構成図である。 図において、 ２０は半導体集積回路、 ２１は双方向回路、 ２２はトライステートバッファ、 ２３はアンド回路、 ２５は比較回路、 ３５は分断回路、 ３６はバスライン を示す。 特許出願人 富 士 通 株式会社 欽Ｉ？１友１曹プη亨るた衿の図 第３図
図、 第３図は故障判定を説明するための図、第５図は従来装
置の一例の回路構成図である。 図において、 ２０は半導体集積回路、 ２１は双方向回路、 ２２はトライステートバッファ、 ２３はアンド回路、 ２５は比較回路、 ３５は分断回路、 ３６はバスライン を示す。 特許出願人 富 士 通 株式会社 欽Ｉ？１友１曹プη亨るた衿の図 第３図
Claims (1)
- 【特許請求の範囲】 半導体集積回路（２０）の端子（２０ａ）よりバスラ
イン（３６）に信号を出力するトライステートバッファ
（２２）と該バスライン（３６）から端子（２０ａ）に
入来する信号を該半導体集積回路（２０）内に入力する
バッファ（２３）とよりなる双方向回路（２１）の故障
検出を行なう双方向回路の故障検出回路であって、 該半導体集積回路（２０）内で該トライステートバッフ
ァ（２２）に供給される信号と、トライステートバッフ
ァ（２２）の制御信号又は該バッファ（２３）が該半導
体集積回路（２０）内に入力する信号とを比較し、その
比較結果を該半導体集積回路（２０）の外部に出力する
比較回路（２５）と、 該端子（２０ａ）と該バスライン（３６）との間に該端
子（２０ａ）と該バスライン（３６）との間の接続を分
断する分断回路（３５）とを有し、該分断回路（３５）
で該端子（２０ａ）と該バスライン（３６）との間を分
断して該比較回路（２５）の出力する比較結果により該
双方向回路（２１）の故障を検出することを特徴とする
双方向回路の故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63314318A JPH02159584A (ja) | 1988-12-13 | 1988-12-13 | 半導体集積回路の故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63314318A JPH02159584A (ja) | 1988-12-13 | 1988-12-13 | 半導体集積回路の故障検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02159584A true JPH02159584A (ja) | 1990-06-19 |
Family
ID=18051904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63314318A Pending JPH02159584A (ja) | 1988-12-13 | 1988-12-13 | 半導体集積回路の故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02159584A (ja) |
-
1988
- 1988-12-13 JP JP63314318A patent/JPH02159584A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| JP3836884B2 (ja) | プログラム可能な遅延を与える装置および方法 | |
| US5138257A (en) | Circuit for testing internal data bus of integrated circuit | |
| EP0838689B1 (en) | Test of circuits with Schmitt inputs | |
| KR100518995B1 (ko) | 전기회로장치 | |
| US20090096476A1 (en) | Method of inspecting semiconductor circuit having logic circuit as inspection circuit | |
| JP2861973B2 (ja) | 半導体集積論理回路のテスト回路 | |
| JPH02159584A (ja) | 半導体集積回路の故障検出回路 | |
| JPH09211076A (ja) | 回路基板検査装置および半導体回路 | |
| JPH11202027A (ja) | Ｉｃ試験装置 | |
| JP2010078490A (ja) | 半導体装置 | |
| JP2531615B2 (ja) | 集積回路 | |
| JP4275094B2 (ja) | 半導体装置 | |
| JPH07245865A (ja) | 配電盤とデジタル継電装置 | |
| JP2004205352A (ja) | 接続検査機能付きｌｓｉ | |
| US6978409B2 (en) | Integrated circuit and testing method for integrated circuit | |
| JP3116423B2 (ja) | 出力回路の検査回路 | |
| JPH04215080A (ja) | 故障検出回路 | |
| JPS59172001A (ja) | アナログ出力切換装置 | |
| JP2002139546A (ja) | テスト回路 | |
| JPH10221408A (ja) | テスト回路、論理回路およびテスト方法 | |
| JPH01199171A (ja) | 断線検出回路 | |
| JP2988257B2 (ja) | 入力バッファ故障検出方法および半導体装置 | |
| JP2671832B2 (ja) | 入力レベル試験回路 | |
| JP2000206199A (ja) | 実装検査のためのｌｓｉ設計手法 |