JPH0215329A - シフト演算装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、メモリの書き込みアドレスと読み出しアドレ
スを変えることにより、データを２のべき乗倍するシフ
ト演算装置に関するものである。

従来の技術 従来のシフト演算装置は、例えば画像データのような大
量のまとまったデータがメモリにあり、このデータをあ
る一定量シフトする場合、１ビツトシフトするシフタを
設け、ｎビットシフトする場合はメモリから読み出した
データをシフタに入力し、データを１ビツトシフトさせ
、その出力全書びシフタに入力するという操作ｉｎ回繰
り返す装置がある。しかし、この装置ｕの場合シフト処
理をｎ回繰り返す必要がある。別の装置としては。

シフト量に応じて例えば１．２，３．４ビツトのシフタ
を設け、シフタの中から希望するビット数シフトするシ
フタを選択し、メモリから読み出したデータを選択した
シフタに入力し、希望するシフト量だけシフトしたデー
タを得る装置がある。

この装置の場合、シフタを選択するという操作があるた
め処理速度が遅くなるという欠点があった。

また、データによってシフト量を変える操作をする場合
、その都度シフタを選択する操作をするため処理速度が
著しく低下するという欠点があった。

別の装置では任意にシフト量を設定できるシフタを用い
、データを読み出した後にデータをシフタに入力し、ソ
フトウェアでセットしたシフト量でシフタを動作させ、
希望するシフト量だけシフトしたデータを得る装置があ
る４、シかし、処理にソフトウェアを介在させているだ
め処理速度が遅いという欠点があった。また、データに
よってシフト量を変える操作をする場合、その都度ソフ
トウェアによって７フト量を七ッ卜するため処理速度が
著しく低下するという欠点があった。

発明が解決しようとする課題 このような従来の装置は、演算にソフトウェアを介在さ
せていたため処理速度が遅いという課題があった３、 本発明は上記課題に鑑み、データをメモリから読み出す
アドレスとメモリに書き込みアドレスとを異なったアド
レスとし、データのシフト量の情報をメモリの読み出し
アドレスに含ませたシフト演算装置を提供することを目
的とする。

課題を解決するだめの手段 本発明は上記目的を達成するため、データのシフト量の
情報をオフセットとして書き込みアドレスに加えたアド
レスをメモリの読み出しアドレスとし、データを５売み
出す際ＶＣ’ＩＣみ出しアドレス全デコーダに入力し、
メモリのアクセスアドレスとデータのシフト量の情報を
デコードし、メモリのアクセスアドレス全メモリに、デ
ータのシフｌｉｔをシフタにセノｌ’　シ１、メモリか
ら読み出しだデータをシックに入力し、一定址シフトし
たデータを得る。

作用 本発明は上記目的を達成するだめ、データ全メモリから
読み出すアドレスはデータのシフト量（ｌて対応したオ
フセット値を書き込みアドレスに加えたアドレスとし７
、読み出すアドレスをデコードすることにより、取り出
したシフト量の情報をシフタにセットし、データをシフ
タでン′フトする。

実施例 第１図は本発明のシフト演算装置の一実施例を示すブロ
ック図である。メモリ１に書き込むデータは、バッファ
２を介し前記メモリ１のアドレス８００ＸＸＨ番地（Ｘ
ＸはＤｏｎ’ｔ　ｃａｒｅ　）をアドレス・デコーダ３
でデコードし書き込む。メモリ１から１ビツトシフトし
たデータを読み出すときは、書き込みアドレス８００Ｘ
ＸＨに対してアドレス８０１　ＸＸＨをアクセスし、ア
ドレス・デコーダでメモリ１をアクセスするアドレス８
００ＸＸＨとシフト量１をデコードし、メモリ１からシ
フタ４を介し１ビツトシフトしたデータを読み出す。２
ビツトシフトしたデータを読み出すときは、書き込みア
ドレス８００ＸＸＨに対してアドレス８０２ＸＸＨをア
クセスし、アドレス・デコーダでメモリ１をアクセスす
るアドレス８００ＸＸＨとシフト量２をデコードし、メ
モリ１からシフタ４を介し２ビツトシフトしたデータを
読み出す。第２図にメモリ・マツプの一例を示す。実際
にデータのある空間は８００ＸＸＨであるがアドレス空
間としては８０３ＸＸＨまで取る。メモリ１への書き込
みアドレス８００ＸＸＨに対し、１ビツトシフトしたデ
ータを読み出すときは８０１ＸＸＨＱアクセスし、２ビ
ツトシフトしたデータを読み出すときは８０２ＸＸＨ５
３ビツトシフトしたデータを読み出すときは８０３ＸＸ
Ｈをアクセスする。このときメモリ１は常に８００ＸＸ
Ｈをアクセスする。

第３図にアドレス・デコード３とシフタ４の一実施例を
示す。アドレス・デコード３はアドレス・ビット人１０
以上のピットをデコードし、前記メモリ１のアドレスを
アクセスする信号ＡＤＭと、アドレス・ピットＡ８．Ａ
９’ｉシフト信号として出力する。シフタ４は例えばＴ
ＴＬ７４３５０を用い、シフト量をセレクト入力Ｓ○、
Ｓ１に入力しデータをシフトする。

第４図に前記メモリ１のデータＭＤＯＯ〜ＭＤ１６と、
読み出しアドレスに対応するシフタ４の出力５Ｄ００〜
ＳＤ１５を示す。第３図、第４図から判るようにＴＴＬ
７４３５０を用いれば、メモリ１に書き込んだデータを
１．２．３ビツトそれぞれシフトして読み出すことが可
能となる。

第３図のシフタにはＴＴＬア４３６ｏを用いたが７４Ｆ
３５０等の同等の機能を持っているＴＴＬでもかまわな
い。また実施例では１，２．３ビツトのシフタを示した
が、シフタを４．８．１２ビットシフト機能をもったＰ
ＡＬで構成することも可能であり、実施例のビット数に
限るわけではない。メモリのアドレスは実施例で１ｄ８
００００Ｈ番地を用いたが、これに限るわけではない。

データ量も２６６バイトで説明したがこれに限らない。

発明の効果 以上述べてきたように、本発明によれば、データのシフ
）ｔをレジスタ等に毎回設定する必要がなく、データを
読み出すアドレスを変えて、メモリからデータ音読み出
すことにより、データを任意にシフトすることができる
。

【図面の簡単な説明】

第１図は本発明の一実施例におけるシフト演算装置のブ
ロック構成図、第２図はメモリ・マツプの説明図、第３
図はアドレスデコードとシフタの構成図、第４図は読み
出しアドレスに対応するシフタの入出力データを示した
図である。 １・・・・・・メモリ、２・・・・・・バッファ、３・
・・・・・アドレス・デコーダ、４・・・・・シフタ。 代理人の氏名　井理士　粟　野　重　孝　ほか１名花 図 第 図

Claims (1)

【特許請求の範囲】
1. アクセスした書き込みアドレスにデータを記録するメモ
   リと、前記書き込みアドレスにデータシフト量に対応し
   たオフセット値を加えてなる読み出しアドレスをデコー
   ドし書き込みアドレスに対応したメモリアクセスアドレ
   スとデータのシフト量を情報として得るデコーダと、前
   記メモリに記録したデータを前記シフト量だけシフトし
   て出力するシフタとからなるシフト演算装置。