JPH02152336A - ディジタル多重化器 - Google Patents
ディジタル多重化器Info
- Publication number
- JPH02152336A JPH02152336A JP30614788A JP30614788A JPH02152336A JP H02152336 A JPH02152336 A JP H02152336A JP 30614788 A JP30614788 A JP 30614788A JP 30614788 A JP30614788 A JP 30614788A JP H02152336 A JPH02152336 A JP H02152336A
- Authority
- JP
- Japan
- Prior art keywords
- time slot
- circuit
- individual
- pulse
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 3
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はディジタル多重化器に関し、特に複数の個別回
路からのディジタル信号をワイヤード・オア回路によっ
て多重化するディジタル多重化器に関する。
路からのディジタル信号をワイヤード・オア回路によっ
て多重化するディジタル多重化器に関する。
［従来の技術］
従来、この種のディジタル多重化器としては、第３図に
示すようなものがあった。
示すようなものがあった。
第３図において、パルス発生回路ＰはＰｌを最上位ビッ
ト、Ｐ、を最下位ビットとする２連符号Ｐ、Ｐ２Ｐ、を
出力し、個別回路Ｓ１乃至Ｓ８の各々は、２連符号Ｐ、
Ｐ２Ｐ、に従って、データバスＢ上にディジタル出力信
号を出力する。第３図の回路例では、第４図に示される
ように、２連符号ｐｊｐ２ｐ、が“０００″のときはタ
イムスロット番号ｔ１に、“００１”のときはタイムス
ロット番号ｔ２に、という具合に、ディジタル信号を出
力するタイムスロットを各々ずらせていく。
ト、Ｐ、を最下位ビットとする２連符号Ｐ、Ｐ２Ｐ、を
出力し、個別回路Ｓ１乃至Ｓ８の各々は、２連符号Ｐ、
Ｐ２Ｐ、に従って、データバスＢ上にディジタル出力信
号を出力する。第３図の回路例では、第４図に示される
ように、２連符号ｐｊｐ２ｐ、が“０００″のときはタ
イムスロット番号ｔ１に、“００１”のときはタイムス
ロット番号ｔ２に、という具合に、ディジタル信号を出
力するタイムスロットを各々ずらせていく。
個別回路Ｓ１乃至Ｓ８の各々の出力回路（図示せず）は
、指定されたタイムスロット以外はハイ・インピーダン
ス状態とし、ディジタル信号を出力している個別回路は
必ず１個のみとしている。
、指定されたタイムスロット以外はハイ・インピーダン
ス状態とし、ディジタル信号を出力している個別回路は
必ず１個のみとしている。
［発明が解決しようとする課題］
上述した従来のディジタル多重化器では、個別回路がプ
ラグイン形式のパッケージで、回線増設時に電源を切る
ことができない場合、個別回路を増設するとき、本来出
力すべきタイムスロットでないところに出力信号が出て
しまい、他の個別回路の出力信号と衝突を起こし、デー
タエラーを生じるという欠点があった。すなわち、個別
回路をプラグインするとき、２進行号ｐ、ｐ２ｐ、が不
確定状態になるため、その個別回路個有に割当てられた
２進行号が、本来のタイムスロットでないところにも入
力されたように見えてしまう。したがって、本来出力す
べきタイムスロットでない所にも出力信号が出てしまう
。
ラグイン形式のパッケージで、回線増設時に電源を切る
ことができない場合、個別回路を増設するとき、本来出
力すべきタイムスロットでないところに出力信号が出て
しまい、他の個別回路の出力信号と衝突を起こし、デー
タエラーを生じるという欠点があった。すなわち、個別
回路をプラグインするとき、２進行号ｐ、ｐ２ｐ、が不
確定状態になるため、その個別回路個有に割当てられた
２進行号が、本来のタイムスロットでないところにも入
力されたように見えてしまう。したがって、本来出力す
べきタイムスロットでない所にも出力信号が出てしまう
。
［課題を解決するための手段］
本発明によるディジタル多重化器は、各々が出力端子を
有し、該出力端子を介してディジタル出力信号を出力す
る複数の個別回路と、前記ディジタル出力信号をワイヤ
ード・オア回路によって多重化する多重化回路と、前記
個別回路へ、各々独立にタイムスロット指定パルスを送
出するパルス発生回路とを有し、前記各個別回路の出力
端子は、前記タイムスロット指定パルスによって活性状
態にされ、前記タイムスロット指定パルスが無いときは
不活性状態にされることを特徴とする。
有し、該出力端子を介してディジタル出力信号を出力す
る複数の個別回路と、前記ディジタル出力信号をワイヤ
ード・オア回路によって多重化する多重化回路と、前記
個別回路へ、各々独立にタイムスロット指定パルスを送
出するパルス発生回路とを有し、前記各個別回路の出力
端子は、前記タイムスロット指定パルスによって活性状
態にされ、前記タイムスロット指定パルスが無いときは
不活性状態にされることを特徴とする。
［実施例］
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例によるディジタル多重化器の
構成を示すブロック図である。
構成を示すブロック図である。
パルス発生回路Ｑは、ＱｌからＱ、までの出力端子に、
第２図に示すように、個別回路ＳＩに対してはタイムス
ロットｔ、に、個別回路Ｓ２に対してはタイムスロット
ｔ２に、個別回路Ｓ１に対してはタイムスロットｔ。に
、という具合にタイムスロット指定パルスを送出する。
第２図に示すように、個別回路ＳＩに対してはタイムス
ロットｔ、に、個別回路Ｓ２に対してはタイムスロット
ｔ２に、個別回路Ｓ１に対してはタイムスロットｔ。に
、という具合にタイムスロット指定パルスを送出する。
個別回路Ｓ、乃至Ｓ、の各々は、タイムスロット指定パ
ルスが有効（第２図において“１″の区間）のときのみ
その出力端子を活性状態にして、ディジタル出力信号を
出力する。一方、個別回路Ｓ、乃至Ｓ、の各々は、タイ
ムスロット指定パルスが無効（第２図において“０”の
区間）のときは、その出力端子を不活性状態、すなわち
データバスＢ上の他の個別回路のディジタル出力信号に
対して何ら影響を与えない状態にする。
ルスが有効（第２図において“１″の区間）のときのみ
その出力端子を活性状態にして、ディジタル出力信号を
出力する。一方、個別回路Ｓ、乃至Ｓ、の各々は、タイ
ムスロット指定パルスが無効（第２図において“０”の
区間）のときは、その出力端子を不活性状態、すなわち
データバスＢ上の他の個別回路のディジタル出力信号に
対して何ら影響を与えない状態にする。
、Ｃ発明の効果コ
このように本発明は、タイムスロット指定パルスを個別
回路側々に分配するため、個別回路をプラグインする際
にもタイムスロット指定が乱れることがないので、他の
個別回路のディジタル信号に影響を与えることなく回線
を増設することが可能となる。
回路側々に分配するため、個別回路をプラグインする際
にもタイムスロット指定が乱れることがないので、他の
個別回路のディジタル信号に影響を与えることなく回線
を増設することが可能となる。
Ｑ・・・パルス発生回路、Ｑ＋〜Ｑ１・・・タイムスロ
ット指定パルス出力端子。
ット指定パルス出力端子。
第１図は本発明の一実施例によるディジタル多重化器の
構成を示すブロック図、第２図は第１図の回路の動作を
説明するためのタイムチャート、第３図は従来のディジ
タル多重化器の構成を示すブロック図、第４図は第３図
の回路の動作を説明するためのタイムチャートである。 Ｍ・・・多重化回路、８１〜Ｓ、・・・個別回路、Ｐ。 第 図 第 図 ｎ 。 第 図 第４図
構成を示すブロック図、第２図は第１図の回路の動作を
説明するためのタイムチャート、第３図は従来のディジ
タル多重化器の構成を示すブロック図、第４図は第３図
の回路の動作を説明するためのタイムチャートである。 Ｍ・・・多重化回路、８１〜Ｓ、・・・個別回路、Ｐ。 第 図 第 図 ｎ 。 第 図 第４図
Claims (1)
- １、各々が出力端子を有し、該出力端子を介してディジ
タル出力信号を出力する複数の個別回路と、前記ディジ
タル出力信号をワイヤード・オア回路によって多重化す
る多重化回路と、前記個別回路へ、各々独立にタイムス
ロット指定パルスを送出するパルス発生回路とを有し、
前記各個別回路の出力端子は、前記タイムスロット指定
パルスによって活性状態にされ、前記タイムスロット指
定パルスが無いときは不活性状態にされることを特徴と
するディジタル多重化器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30614788A JPH02152336A (ja) | 1988-12-05 | 1988-12-05 | ディジタル多重化器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30614788A JPH02152336A (ja) | 1988-12-05 | 1988-12-05 | ディジタル多重化器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02152336A true JPH02152336A (ja) | 1990-06-12 |
Family
ID=17953620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30614788A Pending JPH02152336A (ja) | 1988-12-05 | 1988-12-05 | ディジタル多重化器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02152336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0787050A (ja) * | 1993-09-17 | 1995-03-31 | Nec Corp | 時分割多重化装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5751303A (en) * | 1980-07-23 | 1982-03-26 | Speno International | Polishing apparatus for reforming contour of railroad rail |
| JPS59172849A (ja) * | 1983-03-22 | 1984-09-29 | Fujitsu Ltd | 多重化回路 |
| JPS61156932A (ja) * | 1984-12-27 | 1986-07-16 | Fujitsu Ltd | チヤンネルデ−タ並び換え制御方式 |
| JPS61296832A (ja) * | 1985-06-25 | 1986-12-27 | Hitachi Cable Ltd | 信号多重伝送システム |
-
1988
- 1988-12-05 JP JP30614788A patent/JPH02152336A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5751303A (en) * | 1980-07-23 | 1982-03-26 | Speno International | Polishing apparatus for reforming contour of railroad rail |
| JPS59172849A (ja) * | 1983-03-22 | 1984-09-29 | Fujitsu Ltd | 多重化回路 |
| JPS61156932A (ja) * | 1984-12-27 | 1986-07-16 | Fujitsu Ltd | チヤンネルデ−タ並び換え制御方式 |
| JPS61296832A (ja) * | 1985-06-25 | 1986-12-27 | Hitachi Cable Ltd | 信号多重伝送システム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0787050A (ja) * | 1993-09-17 | 1995-03-31 | Nec Corp | 時分割多重化装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970068365A (ko) | 통신제어장치 및 그것을 사용한 통신시스템 | |
| JPS63228206A (ja) | クロツク分配方式 | |
| ATE76705T1 (de) | Zeitmultiplexsystem zur nachrichtenuebertragung zwischen komponenten eines fahrzeuges. | |
| CN101310231A (zh) | 串行总线系统、节点设备以及可连接在节点设备上的输入/输出卡 | |
| JPH02152336A (ja) | ディジタル多重化器 | |
| JP2011066920A (ja) | マルチ拡張機能を有するブロードキャスト・ルータ | |
| JPH0323017B2 (ja) | ||
| KR100406863B1 (ko) | 다중컴퓨터 시스템의 클럭 생성장치 | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| KR970049736A (ko) | 병렬처리 컴퓨터 시스템에서 크로스바 스위치를 사용한 클러스터 연결구조 | |
| KR100210780B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치의 데이터 정합회로 | |
| KR100197437B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 통신 장치 | |
| JPH04369923A (ja) | 信号切り替え装置 | |
| JPH0477035A (ja) | シリアル通信方式 | |
| JPH0661070B2 (ja) | インターフェース変換装置 | |
| JPS63223852A (ja) | 情報処理装置 | |
| JPS5939144A (ja) | 符号送受信方式 | |
| KR910013790A (ko) | 다중 레벨 3 프로토콜 처리 장치를 구비한 신호중계시스팀 | |
| JPS63290029A (ja) | 多重化装置 | |
| JPS62245356A (ja) | デ−タ転送方式 | |
| JPH03117055A (ja) | パケット交換機の交換接続装置 | |
| JPS61262335A (ja) | シリアル通信装置の複数制御回路 | |
| JPH01251856A (ja) | 会議通話回路 | |
| JPH01302458A (ja) | データ分配の初期化時の信号誤出力の防止方法 | |
| JPH0810857B2 (ja) | Ａｉｓ送出回路 |