JPH0214752B2 - - Google Patents

Description

【発明の詳細な説明】 (ア) 技術分野 この発明は、線をあらわす２値画像を処理し、
情報の伝送、或いは各種の認識処理のために個々
の線の形状と、位置と、相互の接続関係からなる
情報に変換する画像処理装置に関する。

ここで線をあらわす２値画像というのは、 (1) 図面や文字などを撮像、２値化して得られた
画像 (2) 物体を撮像し前処理をおこなつてその輪郭の
候補を抽出した画像 などのことである。(1)の場合は、初めから、白黒
又は白と他の色によつて構成される線画であるか
ら、２値化処理はより簡単である。適当な照明を
当てて、図面や文字をテレビカメラなどで撮像す
る。これを縦横の画素に分ける。画素の分割は撮
像装置の特性により自動的になされる事もある
し、後段の処理によつて画素に分割するようにす
ることもある。

画素に分割して、それぞれの画素の明るさを、
なる一定の基準となる明るさと比較し、これより
明るいものと暗いものに分ける。明るさにアナロ
グ的なバラツキがあつても、この処理によつて、
２つの値に分けてしまう。

この２つの値を“０”と“１”として記憶す
る。本発明では、２値化された画素の内、明るい
方に分けられたものを簡単に白画素といい、暗い
方のものを黒画素という。

物体を擦像したものは、中間的な明度のものが
多く現われるので、２値化する前に、適当な前処
理を行う必要がある。

物体の輪郭線の性質をもつ黒画素、或いは白画
素の連鎖を選ぶ必要がある。

(イ) 従来技術とその問題点 本発明者は、同じ目的で、既に「画像処理方法
と装置」（特開願58−1147917、昭和58年６月24日
出願）という発明を完成している。

本発明は、これの改良に関する。

第３図によつて、前記の先願発明の構成を、順
に、簡単に説明する。

(1) 入力画像１１は画像メモリ１に記憶される。
画素ごとに０、１の２値で記憶されるわけであ
る。

(2) 細線化処理 細線化回路２は、画像メモリ１の内容を順次
読み出し、削除しても線の接続関係をそこなわ
ない黒画素を削除する。

細線化処理された画素は、再び画像メモリ１
に記憶し直される。

細線化というのは、黒画素の並んだ２列以上
の線状部分がある時、これを１列の黒画素の集
まりに細くすることである。２列以上並んでい
ると、次の接続ができないからである。また輪
郭線を決定するための画像処理なのであるか
ら、線幅は最少であつても差支えのないことで
ある。実際の画像の線が太くても、これを忠実
に再現する必要はない。

(3) 接続決定 接続決定回路３は、細線化回路２の出力１２
から、各黒画素について、隣接する黒画素のど
れと接続するかを決定し、その結果を表わす接
続符号１３を生成し、接続符号メモリ４に記憶
させる。

これは細線化処理と並行して行われる。

(4) 細線化終了の判定と細線化の繰返し接続決定
回路３は細線化回路２の出力１２にまだ削りう
る黒画素が存在するか否かを調べている。その
結果を、終了判定信号１５として出力する。

制御CPUは細線化処理が画像全体を１度処
理する毎に終了判定信号１５を調べ、削りうる
黒画素がなくなるまで、細線化処理および、接
続決定を繰り返す。

(5) 端点および分岐点の登録 制御CPUは接続符号メモリ４を画像全体に
わたつて調べ、端点および分岐点を検出し、そ
の画素の座標を制御CPU５の内部メモリに記
憶する。

同時に、制御CPU５は、接続符号に登録点
識別符号を付加して、接続符号メモリ４に記憶
させる。

ここで、端点というのは、接続する画素が１
個しかない画素のことである。分岐点というの
は、接続する画素が３個以上あるものをいう。

端点及び分岐点は、CPUのメモリに記憶さ
れるから、登録点と呼ぶ。

接続する画素が２つあるものは、線の中の途
中の点であつて、これらはCPUのメモリに記
憶しない。つまり登録点ではない。

(6) 追跡 制御CPU５は記憶した登録点（端点又は分
岐点）をひとつ選び、この座標をアドレス制御
回路６にセツトする。

追跡回路７は、この点の接続符号１７（登録
点識別符号を付加された接続符号）を接続符号
メモリ４から読み出し、接続されている隣接画
素を１つ選んで、その画素への移動方向を表わ
す符号（チエイン符号１４）を生成するととも
に、接続符号から該当する接続符号を削除し
て、接続符号メモリ４へ返す。これが矢印１８
で示される追跡済みの接続が除去された接続符
号である。

生成されたチエイン符号１４はチエイン符号
メモリ８に記憶される。同時にチエイン符号１
４はアドレス制御回路６に加えられる。アドレ
ス制御回路６は、この符号に従つて接続符号メ
モリ４の読み出し、及び書き込み位置を次画素
へ移動させる。

次に追跡回路７は、移動後の新しい画素の接
続符号１７を読み出す。そして前画素への接続
を削除した後、残つた接続の示す隣接画素への
移動方向を現わすチエイン符号１４を生成し、
この接続をも削除した接続符号１８を接続符号
メモリ４へ返す。生成されたチエイン符号１４
はチエイン符号メモリ８に追加されるととも
に、アドレス制御回路６を通じて、さらに次の
画素へと処理を移す。

以下、同様な操作が繰り返される。

このようにして、接続符号に従つて線が追跡
され、追跡された接続が消去されるとともに、
線をあらわすチエイン符号の列がチエイン符号
メモリ８に作られてゆく。

追跡回路７は、接続符号から、登録点識別符
号を検出する機能を有し、検出された点で、追
跡を打ち切り、追跡終了信号１６を発して、制
御CPU５に通知する。

制御CPU５は、追跡終了信号１６を受けて、
追跡を開始した登録点を調べる。もしも、その
登録点に関し、未追跡の接続があれば、この登
録点からその接続について再び追跡を開始させ
る。

もしも、その登録点に関し、未追跡の接続が
なければ、次の登録点をひとつ選び、この登録
点から追跡を開始させる。

これらの操作を繰り返すことにより、全ての
登録点で、未追跡の接続がなくなるまで処理す
る。

以上が、本発明者の先願にかかる発明の内容で
ある。

このような画像処理装置に於て問題になるのは
次のような事である。

端点および分岐点の登録処理は、画像全体を調
べる必要があり、CPUによるソフトウエア処理
では、かなり長い時間を必要とする。

(ウ) 発明の目的 端点および分岐点の登録処理を専用回路によつ
て細線化処理と同時に行い、登録処理の時間を実
際上、無視しうるようにした構造を与えることが
本発明の目的である。

(エ) 発明の構成 本発明の構成を第１図に示す。

既に説明した従来技術との差異は、 (i) 接続決定回路３の出力から、端点および分岐
点を検出し、登録点識別符号を接続符号に付加
して出力するとともに、登録要求信号２０を発
生する端点・分岐点検出回路９、および (ii) 登録要求信号２０が発生した時に、接続符号
メモリ４の動作座標（すなわち、登録すべきと
判定された点の座標）を記憶してゆく登録点座
標メモリ１０を設け、 (iii) 細線化および接続決定処理と同時に、並行し
て、端点・分岐点の登録を行うようにした、 というところにある。

第１図によつて本発明の画像処理装置の全体を
説明する。

(1) 画像メモリ１は入力２値画像１１を画素ごと
に記憶するものである。

(2) 細線化回路２は、画像メモリ１の内容を順次
読出し、削除しても線の接続関係をそこなわな
い黒画素を削除して、画像メモリ１に記憶しな
おすものである。

(3) 接続決定回路３は、細線化回路の出力から、
各黒画素について、隣接する黒画素のどれと接
続するかを決定する。そして、その結果を表わ
す接続符号１３を生成する。さらに、まだ削除
していないが削除しうる黒画素を検出してその
有無を表わす終了判定信号１５を出力する。

(4) 端点・分岐点検出回路９は、接続符号１３か
ら、端点および分岐点を検出し、端点または分
岐点であるか否かを表わす登録点識別符号を接
続符号１３に付加する。さらに、端点または分
岐点が検出された時に登録要求信号２０を有効
とする。

(5) 接続符号メモリ４は、登録点識別符号を付加
された接続符号１７を、各画素毎に、その座標
位置に対応した記憶位置に記憶する。

(6) 登録点座標メモリ１０は、端点・分岐点検出
回路９からの登録点要求信号２２０が有効であ
るときに、接続符号メモリ４の書き込み記憶位
置の表わす座標を記憶する。

(7) 追跡回路７は、接続符号メモリ４の内容を読
み出し、接続符号の示す接続画素への移動方向
を表わすチエイン符号１４を出力する。同時
に、該当する接続を接続符号から削除して接続
符号メモリ４へ戻し、これを接続符号の登録点
識別符号が登録点であることを示すまで繰り返
す。登録点であつた場合には、追跡終了信号１
６を発生する。

(8) チエイン符号メモリ８は、追跡回路７に於て
発生したチエイン符号１４を順次記憶する。

(9) アドレス制御回路６は、追跡回路７に於て発
生したチエイン符号１４の示す方向に、接続符
号メモリ４の記憶位置を更新する。

(10) 制御CPU５は、接続決定回路３から発せら
れる終了判定信号１５と、追跡回路７から与え
られる追跡終了信号１６と、登録点座標メモリ
１０の内容とを調べて、細線化回路２、追跡回
路７の稼動・停止の制御を行う。また、アドレ
ス制御回路６の初期値設定も行う。

(オ) 作 用 (1) 入力画像１１は、画像メモリ１に記憶され
る。２値画像になつているから、画素ごとに、
０、１の２値で記憶される。

(2) 細線化回路２は、画像メモリ１の内容を順次
読み出し、削除しても線の接続関係をそこなわ
ない黒画素を削除する。

細線化処理された画像は、再び画像メモリ１
に記憶し直される。

(3) 接続決定 接続決定回路３は、細線化回路２の出力１２
から、各黒画素について、隣接する黒画素のど
れと接続するかを決定する。その結果を表わす
接続符号１３を生成し、端点・分岐点検出回路
９に与える。

これは細線化処理と並行して行われる。

接続符号１３を、接続符号メモリ４へ直接入
れず、端点・分岐点検出回路９へ入れるところ
に新規な点がある。

(4) 端点および分岐点の登録 端点・分岐点検出回路９は、接続符号１３か
ら端点および分岐点を検出する。もしも端点又
は分岐点（登録点））であれば、接続符号に登
録点識別符号を付して１７接続符号メモリ４に
与えるとともに登録要求信号２０を発生する。

端点、分岐点でない場合も（登録点識別符号
の内容が異なるが）とにかく同様に接続符号メ
モリ４に与えられる。

登録要求信号２０は、登録点（端点、分岐
点）である場合に有効となり、そうでない場合
（端点、分岐点でない）に無効となる。

接続符号メモリ４は、登録点識別符号を付さ
れた接続符号１７を、登録点であるか否かにか
かわらず全て記憶する。

登録点座標メモリ１０は、登録要求信号２０
が有効となつた時、接続符号メモリ４の動作座
標を記憶する。

これらは、細線化処理と並行して行なわれ
る。

(5) 細線化終了の判定と細線化の繰返し 接続決定回路３は、細線化回路２の出力１２
にまだ削りうる黒画素が存在するか否否かを調
べている。その結果を、終了判定信号１５とし
て、制御CPU５に出力する。

制御CPU５は、細線化処理が、画像全体を
１度処理する毎に、終了判定信号１５を調べ、
削りうる黒画素がなくなるまで、細線化処理、
接続決定、および端点・分岐点の登録を繰り返
す。

繰り返しにあたつては、登録点座標メモリ１
０は、初期の状態に戻され、前回の登録点の座
標の記憶は捨てられる。

(6) 追跡 制御CPU５は、登録点座標出力メモリ１０
に記憶された登録点をひとつ選び、この座標を
アドレス制御回路６にセツトする。

追跡回路７は、この点の接続符号１７（登録
点識別符号を付加された接続符号）を接続符号
メモリ４か読み出す。接続されている隣接画素
をひとつ選んで、その画素への移動方向を表わ
すチエイン符号１４を生成する。それととも
に、接続符号から該当する接続符号を削除し
て、接続符号メモリ４に返す。

生成されたチエイン符号１４は、チエイン符
号メモリ８に記憶される。同時に、チエイン符
号は、アドレス制御回路６に加えられる。アド
レス制御回路６は、この符号に従つて、接続符
号メモリ４の読み出し及び書き込み位置を次画
素へ移動させる。

次に、追跡回路７は、移動後の新しい画素の
接続符号１７を読み出す。そして前画素への接
続を削除した後、残つた接続の示す隣接画素へ
の移動方向を表わすチエイン符号１４を生成
し、この接続をも削除した接続符号１８を接続
符号メモリ４へ返す。生成されたチエイン符号
１４は、チエイン符号メモリ８に追加されると
ともに、アドレス制御回路６を通じて、さらに
次の画素へと処理を移す。

このようにして、接続符号に従つて、線が追
跡される。追跡された接続が消去されるととも
に、線を表わすチエイン符号の列が、チエイン
符号メモリ８に作られてゆく。

さらに、追跡回路７は、接続符号から、登録
点識別符号を検出する機能を有し、この符号が
検出された点で追跡を打切り、追跡終了信号１
６を発して、制御CPU５に通知する。

制御CPU５は、追跡終了信号１６を受けて、
追跡を開始した登録点を調べる。もしも、その
登録点に関し、未追跡の接続があれば、この登
録点から、その接続について、再び、追跡を開
始させる。

もしも、その登録点に関し、未追跡の接続が
なければ、次の登録点を選び、この登録点から
追跡を開始させる。

これらの処理を繰り返すことにより全ての登
録点で、未追跡の接続がなくなるようにする。

(カ) 発明の効果 細線化処理の繰り返しが終了した時点で、端
点・分岐点の登録も完了しているため、ただちに
追跡を始めることができる。

すなわち、端点・分岐点の登録のための時間
が、実質上ゼロとなる。このため装置全体の処理
能力が大幅に向上する。

(キ) 実施例 本発明の主要な改良部分で端点・分岐点検出回
路９および登録点座標メモリ１０の実施例を第２
図に示す。

接続符号は、その画素が隣接している８つの画
素のそれぞれに対する接続の有無を全て表わして
いるため2⁸＝256通りの符号がありうる。従つて、
接続符号は８ビツトの符号である。

端点・分岐点の検出は、あらかじめこの256通
りの符号に対して、端点または分岐点であるか否
かを判定した結果をプログラム可能な読出し専用
メモリ（PROM）に記憶させておくことによつ
て構成できる。PROMは１ビツト×256語のもの
でよい。

【図面の簡単な説明】

第１図は本発明の画像処理装置の構成図。第２
図は本発明の画像処理装置の内、新しく追加され
た端点・分岐点検出回路、登録座標メモリの構成
例図。第３図は本発明者が以前に発明した特願昭
58−114917（特開昭60−7579）の画像処理装置の
構成図。 １……画像メモリ、２……細線化回路、３……
接続決定回路、４……接続符号メモリ、５……制
御CPU、６……アドレス制御回路、７……追跡
回路、８……チエイン符号メモリ、９……端点・
分岐点検出回路、１０……登録点座標メモリ、１
１……入力画像、１２……細線化回路の出力、１
３……接続符号、１４……チエイン符号、１５…
…終了判定信号、１６……追跡終了信号、１７…
…登録点識別符号を付加された接続符号、１８…
…追跡済みの接続が除去された接続符号、１９…
…接続符号メモリの動作座標信号、２０……登録
要求信号、２１……システムバス。

Claims (1)

【特許請求の範囲】
1. １ 入力２値画像を記憶する画像メモリと、画像
   メモリの内容を順次読出し、削除しても線の接続
   関係をそこなわない黒画素を削除して画像メモリ
   に記憶しなおす細線化回路と、細線化回路の出力
   から各黒画素について隣接する黒画素のどれと接
   続するかを決定し、その結果を表わす接続符号を
   生成するとともに、まだ削除しうる黒画素を検出
   してその有無を表わす終了判定信号を出力する接
   続決定回路と、接続符号から端点および分岐点を
   検出し、端点または分岐点であるか否かを表わす
   登録点識別符号を接続符号に付加するとともに、
   端点または分岐点が検出された時に登録要求信号
   を有効とする端点・分岐点検出回路と、登録点識
   別符号を付加された接続符号を各画素毎にその座
   標位置に対応した記憶位置に記憶する接続符号メ
   モリと、登録要求信号が有効であるときに、接続
   符号メモリの書込み記憶位置のあらわす座標を記
   憶する登録点座標メモリと、接続符号メモリの内
   容を読出し、接続符号の示す接続画素への移動方
   向を表わすチエイン符号を出力するとともに、該
   当する接続を接続符号から削除して接続符号メモ
   リへ戻し、これを接続符号の登録点識別符号が登
   録点であることを示すまで繰り返し、登録点であ
   つた場合には追跡終了信号を発生する追跡回路
   と、チエイン符号を順次記憶するチエイン符号メ
   モリと、チエイン符号の示す方向に接続符号メモ
   リの記憶位置を更新するアドレス制御回路と、終
   了判定信号と追跡終了信号と登録点座標メモリの
   内容を調べて細線化回路、追跡回路の稼動、停止
   の制御とアドレス制御回路の初期値設定をおこな
   う制御CPUを有する事を特徴とする画像処理装
   置。