JPH02145022A - アナログ／ディジタル変換器の試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔ヰ既　　要〕 Δ／Ｄコンバータの試験方法に関し、 比較的簡易な構成で、Ａ／Ｄコンバータの異常の有無を
短時間のうちに検出し、びいては試験の効率化を図るこ
とを目的とし、 Ａ／Ｄコンバータの変換域の全域に対応するアナログ信
号を出力可能であって、且つ、該アナログ信号を制御信
号の論理レベルに応じて漸次増加または減少させて該Ａ
／Ｄコンバータに供給する平滑回路と、該Ａ／Ｄコンバ
ータから出力されたディジタル信号に応答し、該ディジ
タル信号のコードが漸次１ずつ増加または減少している
か否かを判定し、該判定結果に基づき前記制御信号を所
定の論理レベルに制御する制御回路とを設け、前記Ａ　
Ｉ　Ｄコンバータから出力されたディジタル信号のコー
ドが最終的に該Ａ／Ｄコンバータの変換域の最大値また
は最小値に達するか否かに基づいて該Ａ／Ｄコンバータ
の異常の有無を判定するように構成する。

〔産業上の利用分野〕

本発明は、アナログ／ディジタル変換器（以下、Ａ／Ｄ
コンバータと称する）の試験方法に関し、特に、Ａ／Ｄ
コンバータの異常の有無を検出し、該検出に基づき該コ
ンバータの精度の評価を行う技術に関する。

近年、ビデオ、オーディオ分野等を始めとして各分野で
ディジタル化が進んでおり、それに伴い、アナログ信号
をディジタル信号に変換するＡ／Ｄコンバータの需要が
増大している。このようなＡ／Ｄコンバークは、技術の
進歩、市場の要求により高分解能化および高速化が進ん
でおり、それに伴い、その試験および評価に要する時間
や、利得誤差、直線性誤差、コード欠け（いわゆるビッ
ト抜け）等の測定項目の里も増大し、複雑化してきてい
る。

このため、Ａ／Ｄコンバータの試験および精度の評価を
効率的に行えるようにした各種の方法、試験装置等が要
望されている。

〔従来の技術、および発明が解決しようとする課題〕

従来のＡ／Ｄコンバータの試験および評価の方法として
は、例えば、■ＡＣサーボ法により非直線性誤差、微分
非直線性誤差（以下、それぞれＬＥＳＤＬＥと称する）
を求める、■基準ディジタル／アナログ（Ｄ／Ａ）コン
バータを用いてＤＣ直線性試験を行い、ＬＥを求める、
■ヒストグラム法によりコード欠は等を検出したり、あ
るいはＬＥ、ＤＬＥを求める、■高速フーリエ変換（Ｆ
ＦＴ）試験を行い、全体的な精度すなわち有効ビット数
を求める、等の手法が知られている。

例えばコード欠け、単調性異常（第５図（ａ）および（
ｂ）参照；−点鎖線で示されるように、ディジタル出力
信号り。、７０コード１３（１Ｇ）が欠けた状態や、出
力形態の単調性に異常がある状態）等の局部的な異常を
検出する場合には、まずＡ／ＤコンバータにＩ　ＬＳＢ
の電圧幅より充分に小さい幅で順次アナログ人力信号を
該Ａ／Ｄコンバータの変換域全域に亘って印加し、次い
で各々のアナログ人力信号に対応して該Ａ／Ｄコンバー
タより出力されたディジタル出力信号をデータ処理し、
該データ処理の結果に基づいて上記局部的な異常の有無
を検出していた。

つまり、Ａ／Ｄコンバータの異常は局部的であるにもか
かわらず、該コンバータの変換域全域に亘って全体的な
試験を行いその結果を解析した後でないと、該コンバー
タの異常または故障の有無を判定できないという不都合
があった。そのため、高分解能化および高速化に伴って
試験および評価に要する時間が長くなり、さらには、そ
のための装置の構成が複雑化し、コスト的にも高価なも
のになるという問題があった。

また、精度を上げるという観点からはアナログ入力信号
のステップ数を増大することが好ましいが、反面、その
分だけＡ／Ｄコンバータの試験に要する時間が長くなる
ので、試験の効率化という観点からは不利なものとなる
。

さらに、ビデオ帯域で用いられる高速Ａ／Ｄコンバーク
の場合、方式として全並列型あるいは直並列型を採用す
る場合が多く、それらの方式では多数のコンパレータ（
例えばｎビットの分解能では、２″−１個のコンパレー
タ）を並列に用いている。従って、コンパレータの異常
に起因するコード欠は等の局部的な異常を検出する場合
でも、全てのコンパレータについて動作を確認した後で
ないと異常の有無を判定できないため、時間的に不利と
なり、Ａ／Ｄコンバータの試験を効率的に行うという観
点から好ましいとは言えない。

本発明の主な目的は、上述した従来技術における課題に
鑑み、比較的簡易な構成で、Ａ／Ｄコンバータの異常の
有無を短時間のうちに検出し、ひいては試験の効率化を
図ることができる試験方法を提供することにある。

また、本発明の他の目的は、上記異常の有無の検出に基
づいてＡ／Ｄコンバータの精度の評価を効率良く行うこ
とを可能にすることにある。

〔課題を解決するための手段〕

上述した従来技術における課題を解決するため、本発明
によれば、Ａ／Ｄコンバータの変換域の全域に対応する
アナログ信号を出方可能であゲＣ１且つ、該アナログ信
号を制御信号の論理レベルに応じて漸次増加または減少
させて該Ａ／Ｄコンバータに供給する平滑回路と、該Ａ
／Ｄコンバータから出力されたディジタル信号に応答し
、該ディジタル信号のコードが漸次１ずつ増加または減
少しているか否かを判定し、該判定結果に基づき前記制
御信号を所定の論理レベルに制御する制御回路とを設け
、前記Ａ／Ｄコンバータから出力されたディジタル信号
のコードが最終的に該Ａ／Ｄコンバータの変換域の最大
値または最小値に達するか否かに基づいて該Ａ／Ｄコン
バータの異常の有無を判定するようにしたことを特徴と
するＡ／Ｄコンバータの試験方法が提供される。

〔作　用〕

Ａ／Ｄコンバータが正常であれば、該Ａ／Ｄコンバータ
からはディジタル信号のコードが漸次１ずつ増加（また
は減少）して出力される。従って、制御回路からは一定
の論理レベル（Ｈ”レベルまたは゛Ｌ″レベルのいずれ
か一方）の制御信号が出力される。それによって、平滑
回路は、ＩＩ　ＨＩ＋レベル（または“Ｌ”レベル）の
制御信号に応答してアナログ信号を漸次増加（または減
少）させ、Ａ／Ｄコンバータに供給する。従って、Ａ／
Ｄコンバータからは最終的に、該Ａ／Ｄコンバークの変
換域の最大値（または最小値）に相当する出力コードが
出力される。

一方、Ａ／Ｄコンバータが異常であれば、該Ａ／Ｄコン
バータから出力されるディジタル信号のコードは、単調
的な変化をせずに、増加あるいは減少したりしながら出
力される。つまり、１毎に変化せずに、コード飛びを発
生させたりしながら出力される。従って、制御回路から
出力される制御信号の論理レベルは、一定とはならない
。そのため、平滑回路は、アナログ信号を漸次増加ある
いは減少させたりしながらＡ／Ｄコンバータに供給する
。つまり、Ａ／Ｄコンバータの出力コードは、漸次増加
（または減少）する方向に一方向に変化することはなく
、増加したりあるいは減少したりしながら変化していく
。従って、Ａ／Ｄコンバータの出力コードは、相当の時
間が経過した後でもその最大値に到達することはできな
い。

このように、Ａ／Ｄコンバータの出力コードが最終的に
その最大値（または最小値）に達するか否かを検出する
ことで、Ａ／Ｄコンバータの異常の有無を容易に判定す
ることができる。これは、特別なデータ処理等を用いず
に行うことができるので、時間の短縮化および効率化な
試験という観点から極めて好適である。

なお、本発明の他の構成上の特徴および作用の詳細につ
いては、添付図面を参照しつつ以下に記述される実施例
を用いて説明する。

〔実施例〕

第１図には本発明のＡ／Ｄコンバータの試験方法が適用
される装置の構成が示される。本実施例の１ｆｆｉは、
Ａ／Ｄコンバークのコード欠け、単調性異常等の局部的
な異常の有無を検出する場合に適用される。

同図において、１は被試験用のＡ／Ｄコンバータであっ
て、制御回路３　（後述）から供給されるクロックφに
応答して平滑回路２　（後述）の出力信号（アナログ人
力信号）Ｄｌ、をディジタル出力信号り。ＵＴに変換す
る機能を有している。例としテ、今、８ビツトのＡ／Ｄ
コンバータについて考えると、出力信号り。０．として
は、２５６（＝２８）通りのコードが出力される。従っ
て、Ａ／Ｄコンバータ１は、機能的に正常であれば、所
定数のクロックφが人力される毎にその立ち下がりエツ
ジでディジタル出力信号り。ＵＴのコードを漸次＋１ず
つ増加していく。アナログ人力ＤＩＨの変換域をＶＲＬ
　−ＶＲＩＩ　（ＶＲＬ　＜ＶＲＨ）　　ｌ：設定する
と、入出力の対応関係は、Ｄ　ｒ　Ｎ”　ＶＲＬＯ時は
ＤＯＬＩＴ　＝　０　（ＩＱ）、Ｄ　Ｉ　Ｎ　＝　ＶＲ
Ｈの時はＤｏＵＴ＝２５５（ｌ。、となる。なお、添字
の（１０）は１０進法表示を表す。

平滑回路２は、Ａ／Ｄコンバータ１の変換域の全域ＶＲ
Ｌ−ＶＲ，に対応するアナログ信号ＤＩＮを出力するこ
とができ、制御回路３から供給される制御信号（判別結
果指示信号）ｃｏの論理レベルに応じて該アナログ信号
を平滑化し、該平滑化された信号をＡ／Ｄコンバータ１
に供給する機能を有している。具体的には、平滑回路２
は、制御信号Ｃｏが゛′Ｈ″ルベルの時にアナログ信号
ＤＩＮを漸次増加し、制御信号Ｃ８がパピレベルの時に
アナログ信号ＤＩＮを漸次減少する。

平滑回路２は、−例として例えば第２図（ａ）に示され
るように、入出力端の間に接続された抵抗器２１と、出
力端とグランドの間に接続されたキャパシタ２２とから
構成されている。また、平滑回路の電圧変化の速度ｄＶ
／ｄｔは、以下の条件、ｄＶ／ｄｔ＜　（ＶＲ，−ＶＲ
Ｌ　）　／（２″・φｔ　）　・”［１］および ｄＶ／ｄｔ＞　（ＶＲＬ　　ＶＲＩＩ　）　／（２”　
　・φＴ　）−［２］を満たすように選定される。ここ
で、 ｎはＡ　／　Ｄ　：１７バータの分解能（ｂｉｔ）、φ
７はＡ／Ｄ：］ンバータの変換時間（ｓ／ｃｙｃｌｅ）
ＶＲ，はＡ／Ｄコンバータの変換域の上限値（Ｖ）ｖＲ
ＬはＡ／Ｄコンバータの変換域の下限値（Ｖ）、を表す
。

上Ｘａの［１］　式は、Ａ／Ｄコンバータにおいテコー
ド欠け、単調性異常等の局部的な異常の有無を検出する
ための条件であり、［２］式は、後述するようにＡ／Ｄ
コンバータに異常箇所前後のコードを出力させるための
条件である。なお、［２］式の条件が満たされない場合
には、Ａ／Ｄコンバータは、異常箇所のコードＤｘとコ
ードＤ、の間の出力コードを出力し続けることになる。

ただし、コ−）’ＤＹＬ！、ＤＸ−（ｄｖ／ｄｔ）・２
″・φＴ　／（ＶＲＨ−ＶＲＬ）で規定される。

制御回路３は、Δ／Ｄコンバータ１から出力されたディ
ジタル出力信号り。ＬＩＴのコードを一時的に記憶して
おくためのディジタル（Ｄ）出力コードメモリ３１と、
比較回路３２と、メモリ制御回路３３、：！：、Ａ／Ｄ
コンバータ動作用クロりクφを生成するためのタイミン
グ調整回路３４とから構成されている。比較回路３２は
、メモリ３１から読み出されたコードとＡ／Ｄコンバー
タ１から出力されたコードとの比較（減算）を行い、該
比較結果に基づいて制御信号Ｃ８をＩＩ　ＨＩ＋レベル
または゛′Ｌ″レベルに制御する機能を有している。

メモリ制御回路３３は、比較回路の出力Ｃ８の論理レベ
ルに応じて、Ｄ出力コードメモリ３１に対しデータ保持
およびデータ読み出しの制御を行うと共に、比較回路３
２に対して演算の制御を行う機能を有している。具体的
には、比較回路の出力Ｃ８が′Ｈ″”レベルの時は、Δ
／Ｄコンバータ１から出力されたコードはメモリ３１に
おいて一時ラッチされた後、順次比較回路３２に取り込
まれる。一方、比較回路の出力Ｃ８が゛′ビルベルの時
は、該出力Ｃ０が゛″］１″］１″ルベルるまでの間、
Ａ／Ｄコンバータ１からの出力コードはメモリ３１にお
いて保持され、その保持されたコードが比較回路３２に
取り込まれる。

今仮に、Ａ／Ｄコンバータ１の現在の出力コードをり。

、前出力コードをり。−１とすると、制御回路３は、そ
の人力信号り。Ｕ、および平滑回路２への制御信号Ｃ８
に関して、以下の表１に示されるような動作を行う。こ
こで、現在の出力コードＤＩ、はＡ　／　Ｄコンバータ
１から出力されたコードに対応し、前出力コードＤｎ　
＋　はメモリ３１から読み出されたコードに対応する。

表１ 次に、第１図装置の作用について第３図の信号波形図お
よび表１を参照しながら説明する。なお、Ａ／Ｄコンバ
ータのディジタル出力ＤｏｕＴのコードＤ。は、初期状
態すなわち試験開始時において０　（Ｉ。）となるよう
にセットされる。

（１）Ａ／Ｄコンバータ１が正常な場合（第３図（ａ）
参照） まず、コードＤ、、はＯＨａ）であるので、制御回路３
は゛Ｈ″ルベルの制御信号Ｃ８を出力し−、それを平滑
回路２に供給する。これによって、該平滑回路の出力、
すなわちＡ／Ｄコンバータ１のアナログ信号ＤＩ）ｌは
漸次増加していく。そして、Ａ／Ｄコンバータ１が１（
１０）のコードを出力し得る程度までアナログ信号Ｄ　
ｒ　Ｈの電圧が上昇すると、Ａ／Ｄコンバータ１からは
新たな出力コードＤ、。

として１　（１０）が出力される。

この時、Ｄ出力コードメモリ３１には前出力コードＤ。

−１としてＯ（＋０１が保持されており、結局、比較回
路３２はこの前出力コードＤ、、−１（０（Ｉｏ、）と
出力力された新たな出力コードＤ、、（１（１゜））と
の減算処理を行う。つまり、Ｄ、、−Ｄ、＝−１となる
ので、制御回路３は”　Ｈ”レベルの制御信号Ｃｏを出
力する。従って、平滑回路の出力、すなわちＡ／Ｄコン
バータ１のアナログ信号ＤＩＭは漸次増加し、Ａ／Ｄコ
ンバータ１が２　（１０１のコードを出力し得る程度ま
で該アナログ信号ＤＩＮの電圧が上昇すると、Ａ／Ｄコ
ンバータ１からは新たな出力コードＤ、、として２　（
１０）が出力される。

この時、Ｄ出力コードメモリ３１には前出力コードＤ、
、−１として１　（１０）が保持されており、結局、比
較回路３２において、前出力コードＤ、、−１（１（１
゜〕）と今出力さ杆た新たな出力コードＤｎ　（２（１
０））との減算処理が行われる。以降同様のステップが
繰り返される。

この場合、Ａ／Ｄコンバータ１は正常であるので、Ａ／
Ｄコンバータ１の出力コードは漸次１ずつ増加する。そ
れによって、制御回路３も゛Ｈ″レベルの制御信号Ｃ８
を出力し続けるので、Ａ／Ｄコンバーク１のアナログ信
号ＤＩＮは漸次増加していく。従って、第３図（ａ）に
示されるように、最終的にはｔ。の時点において、Ａ／
Ｄコンバータ１は出力コードの最大値２５５（、。］を
出力する。

（２）Ａ／Ｄコンバーク１が異常な場合（第３図（Ｉｌ
ｌ）参照） 例えば、第５図（ａ）　　に示されるように出力コード
１３（ＩＱ）が出力されず、出力コードが・・・・・・
１１（ＩＱ）−１２＋、。）−１４（、。）・・・・・
・と変化する場合（コード欠けの場合）について説明す
る。

最初はコードＤ、、が０　（１０）であるので、制御回
路３は”　Ｈ”レベルの制御信号Ｃ８を出力し、それに
よって、Ａ／Ｄコンバータのアナログ信号Ｄ１、は漸次
増加し、その出力コードは漸次１ずつ増加していく。

Ｄ出力コードメモリ３１に前出力コードＤｎ−１として
１２（１０１が保持され、且つ、Ａ／Ｄコンバーク１か
ら出力コードＤ、、として１４（Ｉ０）が出力された時
点で、比較回路３２はり、、−Ｄ、、＝−２の減算を行
う。これによって制御回路３は、′じ″レベルの制御信
号Ｃ６を出力すると共に、メモ１Ｊ３１内のコードＤ、
−１（１２（＋０１）を保持する。制御信号Ｃ８が“１
１ルベルになると、平滑回路の出力、すなわちＡ／Ｄコ
ンバータ１のアナログ信号Ｄ１□は漸次減少し、Ａ／Ｄ
コンバータ１が１２．１゜）のコードを出力する程度ま
で該アナログ信号ＤＩＮの電圧が低下すると、Ａ／Ｄコ
ンバータ１からは新たな出力コードＤ、とじて１２（１
０）が出力される。

この時、Ｄ出力コードメモリ３１には前出力コードＤ９
−１　として１２　＜　ｌ　Ｏ）が保持されているので
、結局、比較回路３２は前出力コードＤｎ−＋　（１２
Ｃｌ０）　）　　と出力力された新たな出力コードＤ−
（１２＜１ｏ＞　）との減算処理を行う。この結果は０
であるので、制御回路３はＩＩ　ＨＩ＋レベルの制御信
号Ｃ８を出力する。

それによって、Ａ／Ｄコンバータのアナログ信号ＤＩＮ
は漸次増加し、やがて、Ａ／Ｄコンバータは出力コード
Ｄ。とじて再び１４（ｔ０）を出力する。以降同様にし
て、上述した動作が繰り返される。

従って、コード欠けの異常がある場合には第３図（ｂ）
　　に示されるように、Ａ／Ｄコンバータ１はコード欠
けのある部分の前後のコード（１２＜　１゜、または１
４　＜　１０）　）を繰り返し出力する。つまり、正常
であればその出力コードの最大値２５５（１０）に到達
するであろうところの時間ｔ。が経過した後でも、この
場合には、出力コードは依然として１２（ｔ０）または
１４（：。）を呈する。

次に、別の異常の形態として、第５図（ｂ）に示される
ように出力コー・ドが・・・・・・１１（１゜、→１２
（１０）＝１１Ｈ０）→１２Ｈ０）→１３（ｔ０）　・
−”と変化する場合（単調性異常の場合）について説明
する。

コード欠けの場合と同様に、出力コードＤ５は１２ｃ１
゜）までは正常に漸次１ずつ増加していく。

Ｄ出力コードメモリ３１に前出力コードＤｎ−＋　とし
て１２　（＋　０）が保持され、且つ、Ａ／Ｄコンバー
ク１から出力コードＤ、として１１（１０）が出力され
た時点で、比較回路３２はり、、−、−ＬＤ、＝　１の
減算を行う。これによって制御回路３は、ＩＩ　Ｌ　Ｉ
＋レベルの制御信号Ｃ６を出力すると共に、メモリ３１
内のコードＤ。−１（１２（１ｏ、）を保持する。制御
信号Ｃ８がｒｔ　Ｌ　Ｉ＋レベルになると、平滑回路の
出力、すなわちＡ／Ｄコンバータ１のアナログ信号ＤＩ
）Ｉは漸次減少する。やがて出力コードＤ。とじて１２
ｎｏ、が出力される。

この時、Ｄ出力コードメモリ３１には前出力コードＤｎ
　＋　として１２Ｈ０）が保持されているので、結局、
比較回路３２は前出力コードＤ。−、（１２（１０））
　　と出力力された新たな出力コードＤ、、（１２（１
０））との減算処理を行う。この結果は０であるので、
制御回路３はＩＩＨ″ルベルの制御信号Ｃ０を出力する
。

以降同様にして、上述した動作が繰り返される。

従って、コード欠けの場合と同様に単調性異常ノ場合ニ
モ、Ａ／Ｄコンバーク１は単調性に異常のあるコード間
のコードを繰り返し出力する。そのため、Ａ／Ｄコンバ
ータ１の出力コードの最大値２５５（１０）は出力され
得ない。

以上説明したように、Δ／Ｄコンバータ１のコード欠け
あるいは単調性異常等の局部的な異常は、Ａ／Ｄコンバ
ータから出力されたテ°イジタル出力信号り。０．が最
終曲にその出力コードの最大値に到達するか否かを検出
することで、容易に判定することができる。これは、特
別なデータ処理等を用いずに行うことができるので、時
間の短縮化に寄与し、効率化な試験という観点から極め
て好適である。

上述した実施例ではΔ／Ｄコンバータのコード欠けおよ
び単調性異常の有無を検出する場合について説明したが
、第１図の構成を少し変形することで、Ａ／Ｄコンバー
タの試験および評価を行う場合に有用な微分非直線性誤
差（ＤＬＥ）を求めることができる。

この変形例の特徴は、第１図の構成に対し、■平滑回路
２として第２図（ｂ）または（Ｃ）に示される回路構成
を用い、それによってＡ／Ｄコンバータ１の変換域の全
域に亘って直線性の良好な三角波信号を発生させるよう
にしたこと、および■制御回路３が該Ａ／Ｄコンバーク
のディジタル出力信号り。Ｕ、の変化点を検出して制御
信号Ｃｔ　　（第１図に破線で表示）を出力すること、
である。

第２図（ｂ）の形態において平滑回路２は、（ａ）の構
成に加え、インバータ２３と、ＣＭＯ３構成のトランジ
スタ２４および２５と、バッファ２６とから構成されて
いる。また、（Ｃ）の形態において、平滑回路２は、イ
ンバータ４１と、積分回路を構成する抵抗器４２．４４
およびインバータ４３と、バッファ４５とから構成され
ている。

この場合も前述した実施例と同様、制御回路３は、以下
の表２に示されるような動作を行う。

以下余白 表２ この変形例の各部の信号波形は第４図に示されるが、同
図に示されるように、Ａ／Ｄコンバータの動作制御用ク
ロックφと制御信号ＣＬの発生するタイミングの間係を
求めることにより、上述したＤＬＥを測定することがで
きる。これによって、Ａ／Ｄコンバークの精度の評価を
行うことが可能となる。

〔発明の効果〕

以上説明したように本発明によれば、比較的簡易な構成
で、Ａ／Ｄコンバータの異常の有無を短時間のうちに検
出することができ、しかも、特別なデータ処理等を用い
ずに異常の判別を行えるため、試験および検査の効率化
に寄与するどころが大きい。また、簡単な変形でＤＬＥ
を求めることができるので、Ａ／Ｄコンバータの精度の
評価を効率良く行うことも可能である。

【図面の簡単な説明】

第１図は本発明のＡ／Ｄコンバークの試験方法が適用さ
れる装置の構成例を示すブロック図、第２図（ａ）〜（
Ｃ）は第１図における平滑回路の構成例を示す回路図、 第３図（ａ）および（ｂ）　は第１図装置の作用を説明
するための信号波形図、 第４図は第１図装置の変形例の作用を説明するための信
号波形図、 第５図（ａ）および（ｂ）　はＡ／Ｄコンバータの異常
動作を説明するための図、 である。 （符号の説明） ｌ・・・Δ／Ｄコンバータ、　　２・・・平滑回路、３
・・・制御回路、 ２１〜２６．４１〜４５川三角波発生回路、３１・・・
Ｄ出力コードメモリ、３２・・・比較回路、３３・・・
メモリ制御回路、 ３４・・・タイミング調整回路、 ＤＩＮ・・・アナログ人力信号、 Ｄ、、、・・・ディジタル出力信号、 Ｃｏ　、　Ｃｔ・・・制御信号、　φ・・・クロック。 （ＣＩ）

Claims (1)

1. 【特許請求の範囲】 １、アナログ／ディジタル変換器（１）の変換域の全域
   に対応するアナログ信号（Ｄ＿Ｉ＿Ｎ）を出力可能であ
   って、且つ、該アナログ信号を制御信号（Ｃ＿０）の論
   理レベルに応じて漸次増加または減少させて該アナログ
   ／ディジタル変換器に供給する平滑回路（２）と、該ア
   ナログ／ディジタル変換器から出力されたディジタル信
   号（Ｄ＿Ｏ＿Ｕ＿Ｔ）に応答し、該ディジタル信号のコ
   ードが漸次１ずつ増加または減少しているか否かを判定
   し、該判定結果に基づき前記制御信号を所定の論理レベ
   ルに制御する制御回路（３）とを設け、 前記アナログ／ディジタル変換器から出力されたディジ
   タル信号のコードが最終的に該アナログ／ディジタル変
   換器の変換域の最大値または最小値に達するか否かに基
   づいて該アナログ／ディジタル変換器の異常の有無を判
   定するようにしたことを特徴とするアナログ／ディジタ
   ル変換器の試験方法。 ２、前記平滑回路（２）は前記アナログ／ディジタル変
   換器の変換域の全域に亘って直線性の良好な三角波信号
   を発生する回路（２１〜２６、４１〜４５）を有し、且
   つ、前記制御回路（３）は該アナログ／ディジタル変換
   器の動作用クロック（φ）を発生すると共に該アナログ
   ／ディジタル変換器のディジタル出力信号の変化点を検
   出して該検出を指示する第２の制御信号（Ｃ＿Ｌ）を出
   力し、該クロックおよび第２の制御信号の発生するタイ
   ミングの関係を求めることで該アナログ／ディジタル変
   換器の精度の評価を行うようにしたことを特徴とする請
   求項１に記載の試験方法。