JPH02143494A - 両面実装用多層プリント配線基板 - Google Patents
両面実装用多層プリント配線基板Info
- Publication number
- JPH02143494A JPH02143494A JP29763888A JP29763888A JPH02143494A JP H02143494 A JPH02143494 A JP H02143494A JP 29763888 A JP29763888 A JP 29763888A JP 29763888 A JP29763888 A JP 29763888A JP H02143494 A JPH02143494 A JP H02143494A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- board
- signal
- pins
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008439 repair process Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 230000004048 modification Effects 0.000 abstract 1
- 238000012986 modification Methods 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は両面実装用多層プリント配線基板、特に配線基
板の両面に第２の配線基板を搭載する両面実装用多層プ
リント配線基板に関する。
板の両面に第２の配線基板を搭載する両面実装用多層プ
リント配線基板に関する。
従来のこの種の多層プリント配線基板において、配線基
板の部分的な製造不良および配線変更に対しては、配線
基板上に布線を行うことにより対応するのが一般的であ
った。
板の部分的な製造不良および配線変更に対しては、配線
基板上に布線を行うことにより対応するのが一般的であ
った。
しかし、配線基板の両面に第２の配線基板を実装した場
合、中心の配線基板の場合には、表面に配線変更および
修理のための布線を行う領域を確保することは非常に難
しい場合が多くなってきている。
合、中心の配線基板の場合には、表面に配線変更および
修理のための布線を行う領域を確保することは非常に難
しい場合が多くなってきている。
本発明の表面実装用多層配線プリント基板は、配線基板
の両面に第２の配線基板を搭載する両面実装用多層プリ
ント配線基板において、両端にスルーホールおよび実装
用パッドを持つ信号配線パターンを前記配線基板の内層
に複数本設け、前記信号配線パターンが接続された実装
用パッドには前記第２の配線基板の未使用ピンを割り当
てておくことを特徴とする。
の両面に第２の配線基板を搭載する両面実装用多層プリ
ント配線基板において、両端にスルーホールおよび実装
用パッドを持つ信号配線パターンを前記配線基板の内層
に複数本設け、前記信号配線パターンが接続された実装
用パッドには前記第２の配線基板の未使用ピンを割り当
てておくことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図（Ａ）は本発明の一実施例を示す部分断面図、第
２図（Ｂ）は部品実装状態を示す断面図である。
２図（Ｂ）は部品実装状態を示す断面図である。
第１図（Ａ）において、１０１は両面実装用の多層プリ
ント配線基板、１０５は内層信号層であり、その中の１
０５ａはスルーホール１０２ａ。
ント配線基板、１０５は内層信号層であり、その中の１
０５ａはスルーホール１０２ａ。
１０２ｂに接続されている。スルーホール１０２ａ、１
０２ｂは導体パターン１０４を介してそれぞれ実装用パ
ッド１０３ａ、１０３ｂに接続されている。
０２ｂは導体パターン１０４を介してそれぞれ実装用パ
ッド１０３ａ、１０３ｂに接続されている。
第１図（Ｂ）は第１図（Ａ）に示した多層プリント配線
基板（以下配線基板と記す）１０１の両面に配線基板１
０６を実装した状態を示す断面図であり、１０７は配線
基板１０６の入出力ピン、１０８は配線基板１０６に搭
載されたＬＳＩを示している。
基板（以下配線基板と記す）１０１の両面に配線基板１
０６を実装した状態を示す断面図であり、１０７は配線
基板１０６の入出力ピン、１０８は配線基板１０６に搭
載されたＬＳＩを示している。
第１図（Ｂ）では、特に図示していないが、多層プリン
ト配線基板１０１，１０６共に内層に信号層を持ち、配
線基板１０１の表裏に実装された配線基板１０６に搭載
されている各ＬＳ１１０８の間は、配線基板１０１，１
０６の内層信号パターンおよび配線基板１０６の入出力
ピン１０７を介して相互に接続される。
ト配線基板１０１，１０６共に内層に信号層を持ち、配
線基板１０１の表裏に実装された配線基板１０６に搭載
されている各ＬＳ１１０８の間は、配線基板１０１，１
０６の内層信号パターンおよび配線基板１０６の入出力
ピン１０７を介して相互に接続される。
配線基板１０１内の信号パターンに断線があった場合、
配線基板１０１は両面に配線基板１０６が実装されてい
るため布線を行うことが難しい。
配線基板１０１は両面に配線基板１０６が実装されてい
るため布線を行うことが難しい。
しかし、配線基板１０１内に内層信号Ｎ １０５ ａが
用意されており、また実装パッド１０３ａ。
用意されており、また実装パッド１０３ａ。
１０３ｂと入出力ピン１０７ａ、１０７ｂを介して配線
基板１０１の表裏に実装された配線基板１０６間は接続
されている。従って、入出力ピン１０７ａ、１０７ｂを
他との接続のない独立ピンとしておくことにより、配線
基板１０６内で布線を行うことにより、配線基板１０１
内の断線を配線基板１０１上で布線することなく修理す
ることが可能となる。
基板１０１の表裏に実装された配線基板１０６間は接続
されている。従って、入出力ピン１０７ａ、１０７ｂを
他との接続のない独立ピンとしておくことにより、配線
基板１０６内で布線を行うことにより、配線基板１０１
内の断線を配線基板１０１上で布線することなく修理す
ることが可能となる。
本発明は、以上のような構成を採用することにより、中
心の配線基板における配線変更、修理を該基板上で布線
を行うことなく実現することが可能となる。
心の配線基板における配線変更、修理を該基板上で布線
を行うことなく実現することが可能となる。
第１図は本発明の一実施例を示す断面図である。
１０１．１０６・・・多層プリント配線基板、１０２・
・・スルーホール、１０３・・・実装パッド、１０４・
・・導体パターン、１０５・・・内層信号層、１０７・
・・入出力ピン、１０８・・・ＬＳＩ。 第 １ 口（、，４） ／ｌ１）７−−−り２層ブ・ルＦム己腺裏）反１０”１
−−−スルーホー１し ７０５−一一大襞用ｌ＼”、−／ｌ− ７０４−＊ネ・バフーレ １０５−−・内層信号層
・・スルーホール、１０３・・・実装パッド、１０４・
・・導体パターン、１０５・・・内層信号層、１０７・
・・入出力ピン、１０８・・・ＬＳＩ。 第 １ 口（、，４） ／ｌ１）７−−−り２層ブ・ルＦム己腺裏）反１０”１
−−−スルーホー１し ７０５−一一大襞用ｌ＼”、−／ｌ− ７０４−＊ネ・バフーレ １０５−−・内層信号層
Claims (1)
- 【特許請求の範囲】 配線基板の両面に第２の配線基板を搭載する両面実装用
多層プリント配線基板において、 両端にスルーホールおよび実装用パッドを持つ信号配線
パターンを前記配線基板の内層に複数本設け、前記信号
配線パターンが接続された実装用パッドには前記第２の
配線基板の未使用ピンを割り当てておくことを特徴とす
る両面実装用多層プリント配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29763888A JP2541643B2 (ja) | 1988-11-24 | 1988-11-24 | 両面実装用多層プリント配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29763888A JP2541643B2 (ja) | 1988-11-24 | 1988-11-24 | 両面実装用多層プリント配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02143494A true JPH02143494A (ja) | 1990-06-01 |
| JP2541643B2 JP2541643B2 (ja) | 1996-10-09 |
Family
ID=17849170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29763888A Expired - Fee Related JP2541643B2 (ja) | 1988-11-24 | 1988-11-24 | 両面実装用多層プリント配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541643B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302718A (ja) * | 1993-03-08 | 1994-10-28 | Internatl Business Mach Corp <Ibm> | 容量性負荷が低い接合構造を有する電子構造体 |
-
1988
- 1988-11-24 JP JP29763888A patent/JP2541643B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06302718A (ja) * | 1993-03-08 | 1994-10-28 | Internatl Business Mach Corp <Ibm> | 容量性負荷が低い接合構造を有する電子構造体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2541643B2 (ja) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06181389A (ja) | 多層印刷配線板 | |
| JPH02143494A (ja) | 両面実装用多層プリント配線基板 | |
| JP2014212215A (ja) | 配線基板ユニットの製造方法、挿入用台座の製造方法、配線基板ユニット、および挿入用台座 | |
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JPH1174644A (ja) | 多層プリント配線基板及びその自動配線方法 | |
| JPH03219664A (ja) | 薄膜配線基板 | |
| JPH0221696A (ja) | 多層配線基板 | |
| JP2712806B2 (ja) | 半導体集積回路 | |
| JPS61253894A (ja) | 多層プリント配線板 | |
| JPH01183887A (ja) | プリント配線板の回路形成方法 | |
| JP2606437B2 (ja) | 多層印刷配線板の製造方法 | |
| JPH0548273A (ja) | 多層プリント配線板 | |
| JPH04148592A (ja) | 両面実装用多層プリント基板 | |
| JPH04329692A (ja) | 両面実装型メモリパッケージ | |
| JPH06302719A (ja) | 多層構造のｉｃ基板 | |
| JPS58196094A (ja) | プリント基板の配線パタ−ン作成方法 | |
| JPS60192392A (ja) | 多層配線基板 | |
| JPS582090A (ja) | プリント基板 | |
| JPH03185788A (ja) | 電気回路形成方法 | |
| JPH02143493A (ja) | 両面実装用多層プリント配線基板 | |
| JPS60200594A (ja) | 多層プリント板 | |
| JPS58175889A (ja) | 容量性多層プリント基板 | |
| JPS61272999A (ja) | プリント基板 | |
| JPH03227040A (ja) | 半導体集積回路 | |
| JPS62214688A (ja) | 両面印刷配線板用セラミツク基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |