JPH02141856A - Data bus converter in cpu board - Google Patents

Data bus converter in cpu board

Info

Publication number
JPH02141856A
JPH02141856A JP29454388A JP29454388A JPH02141856A JP H02141856 A JPH02141856 A JP H02141856A JP 29454388 A JP29454388 A JP 29454388A JP 29454388 A JP29454388 A JP 29454388A JP H02141856 A JPH02141856 A JP H02141856A
Authority
JP
Japan
Prior art keywords
data
bit
bus
microprocessor unit
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29454388A
Other languages
Japanese (ja)
Inventor
Tsutomu Sakamaki
坂巻 勤
Naofumi Yazaki
矢崎 直文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Instruments Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Instruments Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Instruments Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Instruments Engineering Co Ltd
Priority to JP29454388A priority Critical patent/JPH02141856A/en
Publication of JPH02141856A publication Critical patent/JPH02141856A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To convert the data line of a microprocessor unit to a data line being suitable for an external bus by distinguishing 32, 16 and 8-bit data ports with an address. CONSTITUTION:A microprocessor unit has 32 pieces of addresses, therefore, constituted so that 32, 16 and 8-bit data ports can be distinguished with A31 and A30 of address lines. In a data bus converter 3, when a 32-bit data port signal 34 outputted from an address decoder 31 goes to logic '1', a bidirectional driver 32 to which it is connected becomes active, and data lines D0-D31 of the microprocessor unit 2 are connected to D0-D31 of external data buses through external data bus drive buffers 43-46. In the case of 16 bits, they are connected to D0-D15.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサのデータ転送と入出力装
置のデータ転送が異なるデータバスをもつコンピュータ
システムに係わり、CPUボード内で、データバスの変
換を行う装置に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a computer system having a data bus for data transfer of a microprocessor and data transfer of an input/output device. The present invention relates to a device for performing

〔従来の技術〕[Conventional technology]

ダイナミック バス サイジング機能をもつ32ビツト
マイクロプロセツサユニツト(例えばMC68020)
は、各バス サイクルごとに「データ転送およびサイズ
 アクルツヂ」入力信号(DSACKOおよびDSAC
KI)を使ってポート・サイズを決定することにより+
 s、16.32ビツトのポートとの間でオペランドを
転送することができる。
32-bit microprocessor unit with dynamic bus sizing (e.g. MC68020)
The data transfer and size accrual input signals (DSACKO and DSAC
+ by determining the port size using
s, 16. Operands can be transferred to and from a 32-bit port.

(MC68020ユーザーズ マニュアル)コンピュー
タシステムを構築する場合、通常、マイクロプロセッサ
ユニットを搭載したCPUボードと記憶装置を含む入出
力ボードとの接続するためには、標準のデータ転送方式
を採用する。
(MC68020 User's Manual) When constructing a computer system, a standard data transfer method is usually used to connect a CPU board equipped with a microprocessor unit and an input/output board including a storage device.

ダイナミック バス サイジング機能をもつマイクロプ
ロセッサユニットを搭載したCPUボードにおいては、
8ビツト、16ビツト、32ビツトデータポートに分け
、各々の方式でデータ転送を行なっている。
For CPU boards equipped with a microprocessor unit with dynamic bus sizing function,
It is divided into 8-bit, 16-bit, and 32-bit data ports, and data is transferred using each method.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

例えば第3図のような組込式のコンピュータシステムに
おいて標準のデータポートで入出力するCPUボード1
、CPUボードと同じデータポートである入出カポ−ド
ア、CPUボードと異なるデータポートである入出力ボ
ード8.9で構成した時に、CPUボードと異なるデー
タポートである入出力ボード8,9をアクセスすること
が出来ない。例えば、CPUボード1が32ビツトポー
トでデータ転送をし、データを8ビツトポート9゜16
ビツトポート8,32ビツトポート7で転送する入出力
ボードが接続されていた場合、32ビツトポートの入出
カポ−ドアに対しては、正常なデータ転送が出来るが、
16ビツトボート8または8ビツトポート9の入出力ボ
ードに対して、データ転送を行うと異常となる。
For example, in an embedded computer system as shown in Figure 3, a CPU board 1 that inputs and outputs through a standard data port.
, an input/output port door which is the same data port as the CPU board, and an input/output board 8.9 which is a data port different from the CPU board, accesses the input/output boards 8 and 9 which are data ports different from the CPU board. I can't do that. For example, CPU board 1 transfers data using a 32-bit port, and transfers data to an 8-bit port 9°16.
If an input/output board is connected to bit port 8 and 32-bit port 7, data can be transferred normally to the input/output port of the 32-bit port, but
If data is transferred to the input/output board of 16-bit port 8 or 8-bit port 9, an error will occur.

本発明の目的は、CPUボードと接続される入出力ボー
ドが、CPUボード内のマイクロプロセッサユニットと
異なるデータポートにおいても。
An object of the present invention is to provide an input/output board connected to a CPU board even if the data port is different from the microprocessor unit in the CPU board.

CPUボード内でデータ転送先の入出力ボードに適した
データポートに変換することにある。
The purpose is to convert the data port within the CPU board to a data port suitable for the input/output board to which the data is transferred.

〔課題を解決するための手段〕[Means to solve the problem]

CPUボード内で、データ転送先の入出力ボードに適し
たデータポートに変換するには、第2図のようにマイク
ロプロセッサユニット2と、外部バス5に適したデータ
転送を行うドライバ4との間に、データバス変換装置3
を設ける。データバス変換装置3は、入出力ボードをア
クセスするときのアドレスにより、入出力ボードに適し
たデータポートを設定し、データ転送を行わせる。
In order to convert the data port into a data port suitable for the input/output board to which the data is transferred within the CPU board, as shown in FIG. , data bus converter 3
will be established. The data bus conversion device 3 sets a data port suitable for the input/output board based on the address used when accessing the input/output board, and performs data transfer.

以上により、目的が達成される。Through the above, the purpose is achieved.

(作用〕 第4図にダイナミック バス サイジング機能をもつ3
2ビツトマイクロプロセツサユニツトのロングワードデ
ータ転送時における外部バスのデータポートとの対応を
示す。32ビツトポートへの転送時は、プロセッサのデ
ータラインD31〜DOを外部バスのデータラインD3
1〜Doと接続し、1回のバスサイクルで行われる。1
6ビツトポートへの転送時は、プロセッサのデータライ
ンD31〜D16を外部バスのデータラインD15〜D
oと接続し、バスサイクルが2回行われる。
(Function) Figure 4 shows 3 with dynamic bus sizing function.
The correspondence with the data port of the external bus during longword data transfer of the 2-bit microprocessor unit is shown. When transferring to a 32-bit port, data lines D31 to DO of the processor are connected to data line D3 of the external bus.
1 to Do, and is performed in one bus cycle. 1
When transferring to a 6-bit port, data lines D31 to D16 of the processor are connected to data lines D15 to D of the external bus.
o, and two bus cycles are performed.

8ビツトボートへの転送時は、プロセッサのデータライ
ン031〜D24を外部バスのデータラインD7〜Do
と接続し、バスサイクルが4回行われる。
When transferring to an 8-bit port, data lines 031-D24 of the processor are connected to data lines D7-Do of the external bus.
The bus cycle is performed four times.

コンピュータシステムを構築する時に、32ビツトデー
タポート、16ビツトデータポート、8ビツトデータポ
ートをアドレスによって区別すれば、データバス変換装
置は、アドレスをデコードすることによって各々のデー
タポートを認識することが出来る。それによって、デー
タバス変換装置は、マイクロプロセッサユニットのデー
タラインを外部バスに適したデータラインに変換するこ
とが可能になる。
When constructing a computer system, if 32-bit data ports, 16-bit data ports, and 8-bit data ports are distinguished by address, the data bus conversion device can recognize each data port by decoding the address. . Thereby, the data bus conversion device is able to convert the data lines of the microprocessor unit into data lines suitable for the external bus.

マイクロプロセッサユニットは、データ転送先が、32
ビツトデータポート、16ビツトデータポート、8ビツ
トデータポートのどれか識別するために、ダイナミック
 バス サイジング機能のデータ転送およびサイズ ア
クルッヂ信号をもつ、データ転送およびサイズ アクル
ッヂ信号は、例えばMC68020の場合、第5図のよ
うになっている。データバス変換装置では、外部バスの
データ転送終了信号により、データ転送およびサイズ 
アクルッヂ信号を生成し、マイクロプロセッサユニット
に出力する。
The microprocessor unit has 32 data transfer destinations.
In order to identify whether the port is a bit data port, 16-bit data port, or 8-bit data port, the data transfer and size accrue signals of the dynamic bus sizing function are It looks like the picture. In the data bus conversion device, data transfer and size are determined by the data transfer end signal of the external bus.
Generates an acceleration signal and outputs it to the microprocessor unit.

以上により、32ビツトデータポート、16ビツトデー
タポート、8ビツトデータポートの入出力ボードに対し
、ロングワードデータ、ワードデータ、8ビツトデータ
の転送が、誤動作することなく、行える。
As described above, long word data, word data, and 8-bit data can be transferred to input/output boards with 32-bit data ports, 16-bit data ports, and 8-bit data ports without malfunction.

〔実施例〕〔Example〕

以下、本発明の一実施例を示す。第3図に組込形のコン
ピュータシステム例を示す0組込形のシステムは、演算
制御を行うCPUボード1、主記憶装置を含む入出カポ
−ドア〜9およびCPUボード1と入出カポ−ドア〜9
を接続する外部バス5で構成した。又、外部バスは、国
際標準バスであるVMEバスとした。CPUボードの構
成例を第2図に示す。CPUボード1は、ダイナミック
バス サイジング機能をもつ32ビットマイクロプロセ
ッサユニット2、データバス変換装置3、外部バス5へ
のドライバ4、および、CPUボード内機能ユニット6
で構成した。
An embodiment of the present invention will be shown below. FIG. 3 shows an example of a built-in computer system. The built-in system includes a CPU board 1 for arithmetic control, an input/output port door ~9 including a main storage device, and a CPU board 1 and input/output port door ~9. 9
It consists of an external bus 5 that connects the The external bus was the VME bus, which is an international standard bus. An example of the configuration of the CPU board is shown in FIG. The CPU board 1 includes a 32-bit microprocessor unit 2 with a dynamic bus sizing function, a data bus conversion device 3, a driver 4 to an external bus 5, and a functional unit 6 within the CPU board.
It was composed of

第1図に、データバス変換装置の構成を示す。FIG. 1 shows the configuration of a data bus conversion device.

データバス変換装置3は、マイクロプロセッサユニット
2が出力するアドレスをデコードし32ビツトデ一タポ
ート信号34,16ビツトデータポート信号35,8ビ
ツトデ一タポート信号36を出力するアドレスデコーダ
31、マイクロプロセッサユニット2のデータラインと
、外部データバスへのドライブバッファ43〜46を接
続する双方向性ドライバ32、および、マイクロプロセ
ッサユニット2と外部バス間の制御信号をコントールす
るコントローラ33で構成した。
The data bus converter 3 includes an address decoder 31 that decodes the address output by the microprocessor unit 2 and outputs a 32-bit data port signal 34, a 16-bit data port signal 35, and an 8-bit data port signal 36, and an address decoder 31 that decodes the address output from the microprocessor unit 2. It consists of a bidirectional driver 32 that connects the data line and drive buffers 43 to 46 to an external data bus, and a controller 33 that controls control signals between the microprocessor unit 2 and the external bus.

アドレスデコーダ31の構成例を第6図に、真理衣を第
7図に示す。本実施例では、マイクロプロセッサユニッ
トが、アドレス32本持っているため、32ビツト、1
6ビツト、8ピツトデータポートの区別をアドレスライ
ンのA31.A30を使い、1ギガ単位で可能とした。
An example of the configuration of the address decoder 31 is shown in FIG. 6, and Marie is shown in FIG. 7. In this embodiment, the microprocessor unit has 32 addresses, so 32 bits, 1
The distinction between 6-bit and 8-bit data ports is made using the address line A31. Using the A30, it was possible to do this in units of 1 gigabyte.

例えば、A31とA30がともに論理Oであり、その時
スイッチ38の接点0に従う。スイッチ38の接点Oが
、ABともにOFFであれば、32ビツトデ一タポート
信号が、Hの信号レベルを出力する。このようにA31
とA30の信号と、スイッチ38の設定により、データ
ポートを設定出来る。
For example, if A31 and A30 are both logic O, then contact 0 of switch 38 is followed. When contacts O of the switch 38 are both AB and OFF, the 32-bit data port signal outputs a signal level of H. A31 like this
The data port can be set using the signals A30 and the settings of the switch 38.

データバス変換装置3は、アドレスデコーダ31が出力
する32ピツトデ一タポート信号34が論理1となれば
、それが接続されている双方向性ドライバ32がアクテ
ィブとなり、マイクロプロセッサユニット2のデータラ
インDO〜D31が、外部データバスドライブバッファ
43〜46を介し、外部データバスのDo−D31と接
続される。アドレスデコーダ31が出力する16ビツト
デ一タポート信号35が論理1となれば、それが接続さ
れている双方向性ドライバ32がアクティブとなり、マ
イクロプロセッサユニット2のデータラインD16〜D
31が、外部データバスドライブバッファ43.44を
介し、外部データバスのDo−D15と接続される。同
様に8ビツトデ一タポート信号36が論理1となれば、
マイクロプロセッサユニット2のデータラインD23〜
D31が、外部データバスのDo−D7と接続される。
In the data bus conversion device 3, when the 32-pit data port signal 34 output from the address decoder 31 becomes logic 1, the bidirectional driver 32 to which it is connected becomes active, and the data line DO~ of the microprocessor unit 2 becomes active. D31 is connected to the external data bus Do-D31 via external data bus drive buffers 43-46. When the 16-bit data port signal 35 output by the address decoder 31 becomes logic 1, the bidirectional driver 32 to which it is connected becomes active, and the data lines D16 to D of the microprocessor unit 2 become active.
31 is connected to the external data bus Do-D 15 via external data bus drive buffers 43 and 44. Similarly, if the 8-bit data port signal 36 becomes logic 1,
Data line D23 of microprocessor unit 2
D31 is connected to Do-D7 of the external data bus.

コントローラ33では、制御信号の転送を行い、また、
外部バスのデータ転送終了信号と、アドレスデコーダ3
1が出力する、データポート信号を解析し、マイクロプ
ロセッサユニットに対しデータ転送およびサイズ アク
ルッヂ信号を出力する。
The controller 33 transfers control signals, and
External bus data transfer end signal and address decoder 3
Analyzes the data port signal output by the microprocessor unit 1 and outputs a data transfer and size clearance signal to the microprocessor unit.

本実施例によれば、マイクロプロセッサユニットのデー
タポートと、外部バスに接続される入出力ボードのデー
タポートを適合することが可能となった。
According to this embodiment, it is possible to match the data port of the microprocessor unit with the data port of the input/output board connected to the external bus.

本実施例のアドレスデコーダ部は、A31゜A30を使
って、データポートを区別したが、コンピュータシステ
ムによって、デコードするアドレスは替えられる。また
、スイッチによってデータポートを設定したが、ソウト
ウエアによりデータポートを決められる。
The address decoder section of this embodiment uses A31 and A30 to distinguish between data ports, but the address to be decoded can be changed depending on the computer system. Also, although the data port was set by a switch, the data port can be determined by software.

本実施例では、32ビツトマイクロプロセツサユニツト
で実施したが、ダイナミック バス サイジング機能を
もつマイクロプロセッサニットであれば、実施可能であ
る。
In this embodiment, a 32-bit microprocessor unit is used, but any microprocessor unit with a dynamic bus sizing function can be used.

ダイナミック バス サイジング機能をもつマイクロプ
ロセッサユニットが搭載されているボードであれば、デ
ータバス変換装置を使用可能であり、CPUボードばか
りでなく、外部バスに接続されるボードの内マスク権を
もてるボードに有効である。
Any board that is equipped with a microprocessor unit that has a dynamic bus sizing function can use the data bus conversion device, and not only the CPU board but also any board that has masking rights among the boards connected to the external bus. It is effective for

〔発明の効果〕〔Effect of the invention〕

本発明によれば、ダイナミック バス サイジング機能
をもつマイクロプロセッサユニットのデータポートと、
外部バスに接続される入出力ボードのデータ転送先のデ
ータポートを適合することができるので、データ転送先
のデータバスを意識することなく、データ転送すること
ができる。つまり、32ビツトのマイクロプロセッサユ
ニットが、8ビツト、16ビツトデータポートの入出力
ボードに対し、8ビツト、16ビツト、32ビツトのデ
ータを転送することが可能になる。
According to the present invention, a data port of a microprocessor unit having a dynamic bus sizing function;
Since the data port of the input/output board connected to the external bus can be adapted to the data transfer destination, data can be transferred without being aware of the data transfer destination data bus. In other words, a 32-bit microprocessor unit can transfer 8-bit, 16-bit, or 32-bit data to an input/output board with an 8-bit or 16-bit data port.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はデータバス変換装置の一実施例の構成図、第2
図はCPUボードの一実施例の構成図、第3図は組込形
のコンピュータシステムの構成図、第4図は32ビツト
マイクロプロセツサユニツトがロングワード転送時外部
バスのデータポート対応表を示す図、第5図はMC68
020のデータ転送およびサイズアクルッヂ信号の真理
表を示す図、第6図は実施例のアドレスデコーダの構成
図、第7図は実施例アドレスデコーダの真理表を示す図
である。 3・・・データバス変換装置、31・・・アドレスデコ
ーダ、32・・・双方向性ドライバ、33・・・コント
ローラ、34・・・32ビツトデ一タポート信号、35
・・・16ビツトデ一タポート信号、36・・・8ビツ
トデ一タポート信号、43・・・Do−D7バツフア、
44・・・D8〜D15バッファ、45・・・D16〜
第 図 第 図 第6図 第7図
Fig. 1 is a block diagram of one embodiment of a data bus conversion device;
The figure shows a configuration diagram of an embodiment of a CPU board, Figure 3 shows a configuration diagram of an embedded computer system, and Figure 4 shows a data port correspondence table of an external bus when a 32-bit microprocessor unit performs long word transfer. Figure 5 shows MC68
FIG. 6 is a diagram showing the configuration of the address decoder of the embodiment, and FIG. 7 is a diagram showing the truth table of the address decoder of the embodiment. 3... Data bus conversion device, 31... Address decoder, 32... Bidirectional driver, 33... Controller, 34... 32-bit data port signal, 35
...16-bit data port signal, 36...8-bit data port signal, 43...Do-D7 buffer,
44...D8~D15 buffer, 45...D16~
Figure Figure 6 Figure 7

Claims (1)

【特許請求の範囲】[Claims] 1、ダイナミックバスサイジング機能をもつマイクロプ
ロセッサユニットと、外部バスと接続するインターフェ
イスをもつCPUボード、および記憶装置を含む入出力
ボードにより構成されるコンピュータシステムにおいて
、外部バスと接続するインターフェイス部で、マイクロ
プロセッサユニットがアクセスするアドレスによりデー
タポートを選別し、外部バスに接続される入出力ボード
のデータポートと適合させることを特徴とするCPUボ
ードのデータバス変換装置。
1. In a computer system consisting of a microprocessor unit with a dynamic bus sizing function, a CPU board with an interface to connect to an external bus, and an input/output board including a storage device, the microprocessor unit A data bus conversion device for a CPU board, characterized in that data ports are selected according to addresses accessed by a processor unit, and matched with data ports of an input/output board connected to an external bus.
JP29454388A 1988-11-24 1988-11-24 Data bus converter in cpu board Pending JPH02141856A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29454388A JPH02141856A (en) 1988-11-24 1988-11-24 Data bus converter in cpu board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29454388A JPH02141856A (en) 1988-11-24 1988-11-24 Data bus converter in cpu board

Publications (1)

Publication Number Publication Date
JPH02141856A true JPH02141856A (en) 1990-05-31

Family

ID=17809147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29454388A Pending JPH02141856A (en) 1988-11-24 1988-11-24 Data bus converter in cpu board

Country Status (1)

Country Link
JP (1) JPH02141856A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0398145A (en) * 1989-09-11 1991-04-23 Hitachi Ltd Microprocessor
JPH0573046A (en) * 1991-06-27 1993-03-26 Yamaha Corp Musical sound signal arithmetic processor
JP2016093432A (en) * 2014-11-17 2016-05-26 株式会社三共 Game machine
JP2016093427A (en) * 2014-11-17 2016-05-26 株式会社三共 Game machine
JP2016093428A (en) * 2014-11-17 2016-05-26 株式会社三共 Game machine

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0398145A (en) * 1989-09-11 1991-04-23 Hitachi Ltd Microprocessor
JPH0573046A (en) * 1991-06-27 1993-03-26 Yamaha Corp Musical sound signal arithmetic processor
JP2016093432A (en) * 2014-11-17 2016-05-26 株式会社三共 Game machine
JP2016093427A (en) * 2014-11-17 2016-05-26 株式会社三共 Game machine
JP2016093428A (en) * 2014-11-17 2016-05-26 株式会社三共 Game machine

Similar Documents

Publication Publication Date Title
JPS62243058A (en) Control method of interruption for multi-processor system
KR920010975B1 (en) Input and output control system and its method
KR100450680B1 (en) Memory controller for increasing bus bandwidth, data transmitting method and computer system having the same
JPS62226257A (en) Arithmetic processor
JP2003158533A (en) Usb-hub device and its control method
JPH02141856A (en) Data bus converter in cpu board
JPS6097458A (en) Data transfer unit
JPS581451B2 (en) Data transfer method
JPH01255035A (en) Processor
JPH02130662A (en) Information processing system
KR100362061B1 (en) Device for controlling local bus
JPS603049A (en) Bus interface apparatus
KR870001937Y1 (en) Dual port system using ilbx in the computer with multi-bus
JPS6022777B2 (en) Data transfer method
KR920008447B1 (en) Memory access control system and its method
JPS59183424A (en) Information processor
KR200213107Y1 (en) Apparatus for detection of interruputing source in processor board
JPH02253362A (en) Data transfer system between microprocessor and fifo buffer
JP2837522B2 (en) I / O instruction control method
KR940005002Y1 (en) I/o device capable of 16-bit operating in rom bias
JPS6175438A (en) Microcomputer
JPS63250763A (en) Inter-processor communication system
JP2001154979A (en) Bus bridge device, computer system and bus cycle control method
JPS60129868A (en) Memory system
JPH033047A (en) Memory with arithmetic function