JPH02140675A - 多値駆動回路 - Google Patents
多値駆動回路Info
- Publication number
- JPH02140675A JPH02140675A JP63295529A JP29552988A JPH02140675A JP H02140675 A JPH02140675 A JP H02140675A JP 63295529 A JP63295529 A JP 63295529A JP 29552988 A JP29552988 A JP 29552988A JP H02140675 A JPH02140675 A JP H02140675A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- switches
- voltages
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は例えばIC試験装置°葛二利用することがで
きる多値駆動回路1:関する。
きる多値駆動回路1:関する。
「従来の技術」
ICの中にはH論理とL論理の池に例えば第3図に示す
ように第3の電圧vT丁を印加しなければならない種類
のものがある。
ように第3の電圧vT丁を印加しなければならない種類
のものがある。
このような3値の波形を被試験ICに与えるために従来
は第4図に示すような多値駆動回路が用いられている。
は第4図に示すような多値駆動回路が用いられている。
この従来から用いられている多値駆動回路は差動的にオ
ン、オフ動作するよう≦:接続された二対のトランジス
タQl、Q2及びQ3 、Q4と、一つの抵抗器Rと、
トランジスタQl、Q2及びQ3 、Q4を流れる電流
を11とI2の値C二制限する定電流回路l及び2と、
トランジスタQ2とQ4のペースじ一定のバイアス電圧
VBを与えるバイアス電圧源3とによって構成される。
ン、オフ動作するよう≦:接続された二対のトランジス
タQl、Q2及びQ3 、Q4と、一つの抵抗器Rと、
トランジスタQl、Q2及びQ3 、Q4を流れる電流
を11とI2の値C二制限する定電流回路l及び2と、
トランジスタQ2とQ4のペースじ一定のバイアス電圧
VBを与えるバイアス電圧源3とによって構成される。
トランジスタQ1とQ3のベースI:は入力端子4と5
から制御信号Vi、、とVio2を与える。
から制御信号Vi、、とVio2を与える。
制御信号Vi、1. Vio2とバイアス電圧VBとの
関係がVint > vB、 Vi、2> vBO)と
きはトランジスタQ2とQ4は共にオフとなり、抵抗器
Rf咀ま電流が流れないから出力端子6には電源の電圧
voが出力される。
関係がVint > vB、 Vi、2> vBO)と
きはトランジスタQ2とQ4は共にオフとなり、抵抗器
Rf咀ま電流が流れないから出力端子6には電源の電圧
voが出力される。
制御信号Vill * Vin2とバイアス電圧VBと
の関係がVinl < vBt Vinz > vB(
7) トきハトランシスタQ2がオン、トランジスタQ
4がオフとなる。このとき抵抗器Rには゛定電流回路l
の電流11が流れ抵抗器RcはRI、の電圧降下が生じ
る。よってこのときの出力端子6の電圧はV1= N’
ORI Iとなる。
の関係がVinl < vBt Vinz > vB(
7) トきハトランシスタQ2がオン、トランジスタQ
4がオフとなる。このとき抵抗器Rには゛定電流回路l
の電流11が流れ抵抗器RcはRI、の電圧降下が生じ
る。よってこのときの出力端子6の電圧はV1= N’
ORI Iとなる。
制御信号VInl e ”In2とバイアス電圧VBと
の関係がVlnl > VB * Vi 12 < V
B テある場合ハトランジスタQ2がオフ、トランジス
タQ4がオンとなる。
の関係がVlnl > VB * Vi 12 < V
B テある場合ハトランジスタQ2がオフ、トランジス
タQ4がオンとなる。
このときは抵抗器Rには定電流回路2の電流1□が流れ
、抵抗器RC:はRI2の電圧降下が生じる。よってこ
のとき出力端子6の電圧はv2=vo−RI2となる。
、抵抗器RC:はRI2の電圧降下が生じる。よってこ
のとき出力端子6の電圧はv2=vo−RI2となる。
定電流I、とI2が11〈I2の関係に設定されている
とすると制御信号Vi、1とVio2の論理によって第
5図に示すよう1:3値を持つ多値信号が出力され、こ
の多値信号が例えば被試験IC等(:与えられる。
とすると制御信号Vi、1とVio2の論理によって第
5図に示すよう1:3値を持つ多値信号が出力され、こ
の多値信号が例えば被試験IC等(:与えられる。
「発明が解決しようとする課題」
第4図に示した従来の多値駆動回路は抵抗器Rの電圧降
下を利用して波形を生成するから消費電流が大きく効率
が悪い。
下を利用して波形を生成するから消費電流が大きく効率
が悪い。
また大きい振幅を得るために抵抗器Rの抵抗値を大きく
すると出力端子6と共通電位との間に形成される浮遊容
はと、この抵抗器Rとによって形成される時定数が大き
くなり、多値波形の立上り時間が遅くなってしまう欠点
がある。
すると出力端子6と共通電位との間に形成される浮遊容
はと、この抵抗器Rとによって形成される時定数が大き
くなり、多値波形の立上り時間が遅くなってしまう欠点
がある。
この発明の目的はこれらの欠点を一掃することができる
多値駆動回路を提供するにある。
多値駆動回路を提供するにある。
「課題を解決するための手段」
この発明においては、多値波形に必要な電圧を出力する
複数の電圧源を設け、この複数の電圧源と出力端子との
間+:F ETスイッチを接続し、このFETスイッチ
を選択的(ニオン、オフ操作して出力端子l二多値波形
を生成するようC二構成したものである。
複数の電圧源を設け、この複数の電圧源と出力端子との
間+:F ETスイッチを接続し、このFETスイッチ
を選択的(ニオン、オフ操作して出力端子l二多値波形
を生成するようC二構成したものである。
この発明の構成によれば別々の電圧源の電圧をFETス
イッチを通じて選択的に出力端子に収り出す構造とした
から電圧値の変更は他の電圧値C二影響を与えることな
く行なうことができる。
イッチを通じて選択的に出力端子に収り出す構造とした
から電圧値の変更は他の電圧値C二影響を与えることな
く行なうことができる。
また抵抗器(−おける電圧降下を利用して出力電圧を得
る構造でないため、出力端子に浮遊容量が存在していて
も時定数回路が構成されることはない。この結果立上り
及び立下りの速い多値波形を生成することができる。
る構造でないため、出力端子に浮遊容量が存在していて
も時定数回路が構成されることはない。この結果立上り
及び立下りの速い多値波形を生成することができる。
「実施例」
弗1図にこの発明の一実施例を示す。図中10゜11.
12はそれぞれ多値波形の各部の電圧値を出力する電圧
源を示す。この例では3値波形を得る例を示す。従って
3個の電圧源10.11.12はそれぞれ異なる電圧v
1〉v2〉v3を出力するものとする。
12はそれぞれ多値波形の各部の電圧値を出力する電圧
源を示す。この例では3値波形を得る例を示す。従って
3個の電圧源10.11.12はそれぞれ異なる電圧v
1〉v2〉v3を出力するものとする。
電圧源10,11.12にはそれぞれC二FETスイッ
チ13,14.15を接続する。FETスイッチ13,
14.15の他方の電極は共通接続し、必要に応じてバ
ッファ増幅器16を通じて出力端子6に接続する。
チ13,14.15を接続する。FETスイッチ13,
14.15の他方の電極は共通接続し、必要に応じてバ
ッファ増幅器16を通じて出力端子6に接続する。
FETスイッチ13,14.l・5の各ゲート電極には
電流スイッチ17.18.19を接続する。
電流スイッチ17.18.19を接続する。
電流スイッチ17.18.19はトランジスタを用いる
ことができる。この例ではNPN型トランジスタを用い
た場合を示す。各電流スイッチ17゜18.19を構成
するトランジスタのエミツタを共通接続し、電流源21
に接続する。この電流源21は2Hの電流を出力するも
のとする。
ことができる。この例ではNPN型トランジスタを用い
た場合を示す。各電流スイッチ17゜18.19を構成
するトランジスタのエミツタを共通接続し、電流源21
に接続する。この電流源21は2Hの電流を出力するも
のとする。
電流スイッチ17,18.19を構成するトランジスタ
のコレクタをFETスイッチ13 、14゜15の各ゲ
ートに接続し、ベースを入力端子22゜23 H241
=接続する。
のコレクタをFETスイッチ13 、14゜15の各ゲ
ートに接続し、ベースを入力端子22゜23 H241
=接続する。
更(:各FETスイッチ13.14.15のゲートには
クランプダイオード25AI25BT250及び26A
、26B、26Cと電流源27.28゜29を接続する
。クランプダイオード25A〜25Cはその方ソードを
FETスイッチ13,14゜15をオンにさせるための
電圧VONを与えるクランプ電圧源31 に接続する。
クランプダイオード25AI25BT250及び26A
、26B、26Cと電流源27.28゜29を接続する
。クランプダイオード25A〜25Cはその方ソードを
FETスイッチ13,14゜15をオンにさせるための
電圧VONを与えるクランプ電圧源31 に接続する。
また他方のクランプダイオード26A〜26Cはそのア
ノードをFETスイッチl 3 、14.15をオフに
するための電圧VOFFを与えるクランプ電圧源32(
=接続する。
ノードをFETスイッチl 3 、14.15をオフに
するための電圧VOFFを与えるクランプ電圧源32(
=接続する。
クランプ電圧#31の電圧VONは電圧源10゜11.
12(7)電圧v1.v2.■3ノ最大値ヨ)J i
V高い電圧り二設定する。またクランプ電圧源32の電
圧v。FFハ電圧源1(1,11,12&J電圧V、、
V2゜v3の最小値より数V低い電圧に設定する。
12(7)電圧v1.v2.■3ノ最大値ヨ)J i
V高い電圧り二設定する。またクランプ電圧源32の電
圧v。FFハ電圧源1(1,11,12&J電圧V、、
V2゜v3の最小値より数V低い電圧に設定する。
このような構成(=おいて、入力端子22〜24に第2
図A、B、Cに示すように負論理の矩形波PV、 l
P V21 PV3を与えることにより、電流スイッチ
17,18.19が選択的C:オンに制御され、オンに
なりだ電流スイッチが接続されているFETスイッチが
オンとなり、これに接続されている電圧源の電圧が出力
端子6に出力される。
図A、B、Cに示すように負論理の矩形波PV、 l
P V21 PV3を与えることにより、電流スイッチ
17,18.19が選択的C:オンに制御され、オンに
なりだ電流スイッチが接続されているFETスイッチが
オンとなり、これに接続されている電圧源の電圧が出力
端子6に出力される。
例えば入力端子22にり論理が与えられると。
電流スイッチ17がオンとなり、電流源21から電流ス
イッチ17に2工の電流を流し込む。
イッチ17に2工の電流を流し込む。
2■の電流の中のIは電流源27に流れ込み。
クランプ用電圧源32からクランプダイオード26Aを
通じて流れていた電流°工を遮断する。この結果クラン
プダイオード26Aはカットオフとなる。
通じて流れていた電流°工を遮断する。この結果クラン
プダイオード26Aはカットオフとなる。
ここでFETスイッチ13のゲートと共通電位点との間
に浮遊容ItCが存在したとすると、この浮遊容@Cに
残りの■なる電流で充電が行なわれる。
に浮遊容ItCが存在したとすると、この浮遊容@Cに
残りの■なる電流で充電が行なわれる。
この充電によってFETスイッチ13のゲート電位が上
昇し、FETスイッチ13がオンに操作される。つまり
浮遊容量Cの充電電圧がクランプ用電圧[31の電圧V
ONに達するとクランプダイオード25Aもオンとなり
電流工がクランプダイオード25Aを通じてクランプ用
電圧源31に流れ始める。クランプダイオード25Aが
オンになることC二よってFETスイッチ13のゲート
電圧をクランプ用電圧源31の電圧VONIニクランブ
しFETスイッチ13をオンの状態ζ二維持する。
昇し、FETスイッチ13がオンに操作される。つまり
浮遊容量Cの充電電圧がクランプ用電圧[31の電圧V
ONに達するとクランプダイオード25Aもオンとなり
電流工がクランプダイオード25Aを通じてクランプ用
電圧源31に流れ始める。クランプダイオード25Aが
オンになることC二よってFETスイッチ13のゲート
電圧をクランプ用電圧源31の電圧VONIニクランブ
しFETスイッチ13をオンの状態ζ二維持する。
次に入力端子22がH論理となり、入力端子23にL論
理が与えられたとすると、先ず電流スイッチ17がオフ
となって電流源21から流し込んでいた電m 2 Iが
遮断される。このためにクランプダイオード25Aを流
れる電流Iがゼロとなり、クランプダイオード25Aは
オフとなる。
理が与えられたとすると、先ず電流スイッチ17がオフ
となって電流源21から流し込んでいた電m 2 Iが
遮断される。このためにクランプダイオード25Aを流
れる電流Iがゼロとなり、クランプダイオード25Aは
オフとなる。
更に電流源27に流れ込む電流Iもゼロになろうとする
が、このとき浮遊容量Cから放電電流が流れ浮遊容lが
急速に放電される、浮遊容量Cの充電が進むとクランプ
ダイオード26Aがオンとなって電圧源32から電流■
が電流源27 に流れ込む。
が、このとき浮遊容量Cから放電電流が流れ浮遊容lが
急速に放電される、浮遊容量Cの充電が進むとクランプ
ダイオード26Aがオンとなって電圧源32から電流■
が電流源27 に流れ込む。
よってFETスイッチ13のゲート電圧はクランプ用電
源32の電圧CニクランブされFETスイッチ13はオ
フの状態C二戻される。
源32の電圧CニクランブされFETスイッチ13はオ
フの状態C二戻される。
これに代って電流スイッチ18がオンとなり。
この電流スイッチ18がオン≦二なることC:よってF
ETスイッチ14がオンの状態に側副される。
ETスイッチ14がオンの状態に側副される。
このようにして入力信号に応じて電流スイッチ17.1
8.19をオン、オフ制御し、FETスイッチ13,1
4.15を選択的にオン、オフ制画することによって出
力端子6に電圧源10,11゜12の電圧vI、v2.
V3を取出すことができる。
8.19をオン、オフ制御し、FETスイッチ13,1
4.15を選択的にオン、オフ制画することによって出
力端子6に電圧源10,11゜12の電圧vI、v2.
V3を取出すことができる。
電圧■1.■2.v3がvl〉v2〉v3であるものと
すると、第2図1)C二重すようにvl、V2.v3と
変化する多値波形を出力することができる。
すると、第2図1)C二重すようにvl、V2.v3と
変化する多値波形を出力することができる。
「変形実施例」
上述では3値を持つ多値波形を生成する場合について説
明したが、FETスイッチと電流スイッチ及びクランプ
回路を付は加えることによって3値以七の多値波形を生
成できることは容易に理解できよう。
明したが、FETスイッチと電流スイッチ及びクランプ
回路を付は加えることによって3値以七の多値波形を生
成できることは容易に理解できよう。
また定常的な電力消費を抑えるために出力電圧を変化さ
せるときのみ、立上り及び立下りの速度を速めるために
大きな充放電電流を流し、後は小さな保持電流のみを流
しておけばよい。従ってこの上うC二制御するには電流
スイッチを二重(−し、片方を入力信号の微分信号でコ
ントロールすることにより実現することができる。
せるときのみ、立上り及び立下りの速度を速めるために
大きな充放電電流を流し、後は小さな保持電流のみを流
しておけばよい。従ってこの上うC二制御するには電流
スイッチを二重(−し、片方を入力信号の微分信号でコ
ントロールすることにより実現することができる。
「発明の効果」
はと説明したようにこの発明(:よれば予め電圧値を定
めた複数の電圧源から、FETスイッチを通じて選択的
に電圧を収り出して多値波形を生成する構造としたから
、従来技術のようC二抵抗器における電圧降下によって
多値波形を生成する構造でないため電流消費量を小さく
することができる。
めた複数の電圧源から、FETスイッチを通じて選択的
に電圧を収り出して多値波形を生成する構造としたから
、従来技術のようC二抵抗器における電圧降下によって
多値波形を生成する構造でないため電流消費量を小さく
することができる。
また抵抗器を用いて多値電圧を発生させる構造でないた
め浮遊容量が存在しても時定数回路が構成されることが
ない。よって波形の立上り立下りの速度を速めることが
できる。
め浮遊容量が存在しても時定数回路が構成されることが
ない。よって波形の立上り立下りの速度を速めることが
できる。
更に複数の電圧源10,11.12の電圧によって多値
波形の電圧値を規定するから、各電圧値相互に干渉がな
い。よって各電圧値を単独で自由に設定することができ
る。
波形の電圧値を規定するから、各電圧値相互に干渉がな
い。よって各電圧値を単独で自由に設定することができ
る。
第1図はこの発明の一実施例を示す接続図、第2図はこ
の発明の詳細な説明するための波形図、第3図は多値波
形の一例を示す波形図、第4図は従来の技術を説明する
ための接続図、第5図は従来の技術の動作を説明するた
めの波形図である。 10.11.12:電圧源、13,14.15: FE
Tスイッチ、17.18,19:電流スイッチ、25A
〜25C,2FiA〜26C:クランプダイオード。 特許出願人 株式会社 アトパンテスト代 理 人 草 野 卓 第 図 木 図
の発明の詳細な説明するための波形図、第3図は多値波
形の一例を示す波形図、第4図は従来の技術を説明する
ための接続図、第5図は従来の技術の動作を説明するた
めの波形図である。 10.11.12:電圧源、13,14.15: FE
Tスイッチ、17.18,19:電流スイッチ、25A
〜25C,2FiA〜26C:クランプダイオード。 特許出願人 株式会社 アトパンテスト代 理 人 草 野 卓 第 図 木 図
Claims (1)
- (1)A、互に異なる電圧を出力する複数の電圧源と、
B、この複数の電圧源のそれぞれの電圧を選択的に出力
端子に取り出す複数のFETスイッチ素子と、 C、この複数のFETスイッチ素子のそれぞれをオン、
オフ制御する電流スイッチと、 から成る多値駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63295529A JPH02140675A (ja) | 1988-11-21 | 1988-11-21 | 多値駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63295529A JPH02140675A (ja) | 1988-11-21 | 1988-11-21 | 多値駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02140675A true JPH02140675A (ja) | 1990-05-30 |
Family
ID=17821805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63295529A Pending JPH02140675A (ja) | 1988-11-21 | 1988-11-21 | 多値駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02140675A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6392128A (ja) * | 1986-10-06 | 1988-04-22 | Nec Ic Microcomput Syst Ltd | 多値出力駆動回路 |
-
1988
- 1988-11-21 JP JP63295529A patent/JPH02140675A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6392128A (ja) * | 1986-10-06 | 1988-04-22 | Nec Ic Microcomput Syst Ltd | 多値出力駆動回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4885477A (en) | Differential amplifier and current sensing circuit including such an amplifier | |
US2576026A (en) | Electronic switch | |
US4752703A (en) | Current source polarity switching circuit | |
JPH07218559A (ja) | ピーク検出回路及び電流シンク回路 | |
KR100582629B1 (ko) | 스위치 드라이버 회로 | |
KR0161271B1 (ko) | 집적화한 저역통과 필터 장치 | |
JPH08504290A (ja) | 記録担体上のトラックから情報を読み出す装置 | |
US4893036A (en) | Differential signal delay circuit | |
JP2911038B2 (ja) | 多値駆動回路 | |
JPH02892B2 (ja) | ||
US3582689A (en) | Current conveyor with virtual input reference potential | |
US6774680B2 (en) | Comparator including a differential transistor pair and a diode arrangement | |
JPH02140675A (ja) | 多値駆動回路 | |
JPH0714141B2 (ja) | パルス発生器 | |
US6535033B2 (en) | Peak hold circuit | |
JPH1092190A (ja) | 追跡および保持回路 | |
JP2966464B2 (ja) | 多値駆動回路 | |
JPH0232719B2 (ja) | ||
US6559706B2 (en) | Mixer circuitry | |
JPH0650788Y2 (ja) | デジタル信号発生回路 | |
SU1582351A1 (ru) | Электронный ключ | |
EP1145433B1 (en) | Serial switch driver architecture for automatic test equipment | |
JP3439894B2 (ja) | ドライバ回路 | |
SU1262716A1 (ru) | Логический элемент И | |
SU1372377A1 (ru) | Устройство дл управлени электромагнитным механизмом |