JPH02135570A - ベクトルデータ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮肛圀１ 本発明はベクトルデータ処理装置に関し、特にマスクデ
ータが有効を示すベクトルデータの要素番号のみをベク
トルレジスタに圧縮格納するベクトルデータ処理装置に
関する。

足産韮韮 従来のこの種のベクトルデータ処理装置の１つとして第
３図に示すような装置がある０図において、命令デコー
ダ７は命令コード及び付随情報をデコードして第１及び
第２ベクトルレジスタ制御回路４及び５へ出力する。ベ
クトルマスクレジスタ６は第１ベクトルレジスタ制御回
路４より送出されるリードアドレス（要素番号と一致す
る）を入力とし、第１ベクトルレジスタより読出すベク
トルデータに対応するマスクデータを第２ベクトルレジ
スタ制御回路５に出力する。

第１ベクトルレジスタ制御回路４は第１ベクトルレジス
タ１の読出し及び書込みの制御を行う回路であり、第４
図の様に構成されている。第４図のベクトルレジスタ制
御回路について説明する。

まず、はじめに、第１ベクトルレジスタ１の読出し制御
について説明する。第１ベクトルレジスタ１の読出し命
令を命令デコーダ７がデコードすると、ベクトル長カウ
ンタ４１は命令コード情報の内の読出すデータの要素数
（以下ベクトル長データと称す）をセットし、要素数が
“０”になるまで毎タロツクサイクル“１”ずつ減算す
る。リードアドレスカウンタ４２は命令が発行されると
リセットされ、ベクトル長カウンタ４１の値が°“１”
になるまで毎タロツクサイクル“１”ずつ加算し、第１
ベクトルレジスタ１及びベクトルマスクレジスタ６に読
出しアドレスを出力する。

以上の動作により、命令語で指定された要素数のベクト
ルデータが第１ベクトルレジスタ１より要素順に毎クロ
ツクサイクル出力される。

次に、第１ベクトルレジスタ１の書込み制御について説
明する。命令デコーダ７より出力される命令デコード情
報はベクトル長データ、ライトアドレスデータ、タイマ
値、マスクデータ有効信号の４つである。ここで、タイ
マ値とは命令がデコードされ書込むデータが第１ベクト
ルレジスタ１にとどくまでの時間である。またマスクデ
ータ有効信号がマスクデータ有効を示すときは、ベクト
ルマスクレジスタ６から転送されるマスクデータを有効
にし、無効を示すときは、マスクデータを無効にする。

タイマ４は命令デコーダ７より転送されるタイマ値を格
納すると、“ＯＮになるまで毎タロツクサイクル“１″
ずつ減算し、′０”になると、ベクトル長カウンタ４５
にカウント指示信号を出力する。ベクトル長カウンタ４
５は命令デコーダ７からのベクトル長データを格納し、
タイマ４４から転送されるカウント指示信号により、カ
ウント値が“０″になるまで毎クロヅクサイクル“１”
ずつの減算を開始する。

またベクトル長カウンタ４５はカウント値が“０”でな
くかつタイマ４４がカウント指示を示しているとき、ラ
イトアドレスカウンタ４７にカウント有効を示し、アン
ド回路４８にライト有効を示す、マスクレジスタ４６は
命令デコーダ７のマスクデータ有効信号がマスクデータ
有効を示すとき、ベクトルマスクレジスタ６より転送さ
れるベクトルデータの有効無効を示すデータ（マスクデ
ータ）にしたがってライト指示信号をアンド回路４８に
出力し、カウント指示をライトアドレスカウンタ４７に
出力する。

また、マスクレジスタ４６は命令デコーダ７のマスクデ
ータ有効信号がマスク無効を示すとき、マスタデータに
よらずアンド回路４８にライト指示を出力し、ライトア
ドレスカウンタ４７にカウント指示を出力する。カウン
タ４７は命令デコーダ７から転送されるライトアドレス
データを格納し、ベクトル長カウンタ４５がカウント有
効を示し、マスクレジスタ４６がカウント指示を示した
時に“１ｎを加算する。アンド回路４８はベクトル長カ
ウンタ４５がライト有効を示し、マスクレジスタ４６が
ライト指示を示すとき、ライト指示を第１ベクトルレジ
スタ１に出力する。

入力レジスタ３０は第１ベクトルレジスタ１から読出さ
れたベクトルデータを格納し、第２ベクトルレジスタ２
に出力する。第２ベクトルレジスタ２は入力レジスタ３
の出力データを第２ベクトルレジスタ制御回路５の制御
により格納する。第２ベクトルレジスタ制御回路５は第
１ベクトルレジスタ制御回路４と同じ構成であり、第２
ベクトルレジスタ２を制御する。

この様な従来のベクトルデータ処理装置において、有効
なベクトルデータの要素番号を第２ベクトルレジスタに
圧縮して格納する処理を行なうためにはＮ個のＬＳＶ命
令と１個の■ＣＰ命令を実行させる必要がある。ここで
ＬＳＶ命令とは、任意値を有したスカラデータと、格納
すべきベクトルレジスタのアドレス（要素番号に対応）
を命令語によって指定し、指定された任意のスカラデー
タを第１ベクトルレジスタ１内の指定されたアドレスに
格納する命令である。ｖｃｐ命令とは、要素数ｎを指示
し第１ベクトルレジスタ１に格納されているベクトルデ
ータのうちマスクデータが有効を示す要素のみを、第２
ベクトルレジスタ２に圧縮して格納する命令である。

例えば、ベクトル長ｎ＝４、マスクデータが要素番号１
．３のベクトルデータの有効を示しかつ要素番号０，２
のベクトルデータについては無効を示す場合について有
効なベクトルデータの要素番号のみを第２ベクトルレジ
スタ２に圧縮して格納する処理について説明する。

この動作はＬＳＶ命令を４　（＝ｎ）個使用して第１ベ
クトルレジスタ１のアドレス０，１，２゜３にそれぞれ
“０″、１′　　ｔ＋　２　ｎ、“３″の値を持つスカ
ラデータを格納し、■ＣＰ命令によって第１ベクトルレ
ジスタ１のアドレス１．３に格納されたデータのみを第
２ベクトルレジスタ２内に圧縮して格納することによっ
て行うことができる。

第５図は上記の例のタイムチャートであり、このタイム
チャートを参照して動作を説明する。まず、１個目のＬ
ＳＶ命令によって、指定ライトアドレスを“０″とし、
０′の内容を持つスカラデータを指定すると、１クロツ
クサイクル目には、命令デコーダ７でデコードしたタイ
マ値（＝″０″）、ベクトル長データ（＝“１”）、ラ
イトアドレスデータ（＝“０″）がタイマ４４、ベクト
ル長カウンタ４５、ライトアドレスカウンタ４７に格納
される。ここで、格納されたタイマ値、ベクトル長デー
タのそれぞれ０″、″１”はＬＳＶ命令固有のデコード
値である。

ライトアドレスカウンタ４７に格納されるライトアドレ
スデータは命令語の指定アドレス°°０″によって０′
を与えられる。第１ベクトルレジスタ１に入力されるス
カラデータは命令語の指定によって“０″の値を有する
。マスクレジスタ４６は命令デコーダ７でデコードされ
たマスクデータ無効指示により、アンド回路４８にライ
ト指示を示す。

タイマ４４は“０′°を格納しているので、ベクトル長
カウンタ４５にカウント指示を示す、ベクトルカウンタ
４５は“０″以外の値を格納しているので、タイマ４４
からのカウント指示によりアンド回路４８にライト有効
を指示する。したがってアンド回路４８は第１ベクトル
レジスタ１に対してライト指示を示す。

２クロックサイクル目は、１クロックサイクル目におい
てライトアドレスカウンタ４７、アンド回路４８、スカ
ラデータ処理部においてそれぞれ指定アドレス“０”、
ライト指示、スカラデータ“０パが転送されているので
、第１ベクトルレジスタ１はスカラデータ“０“をアド
レス“０″に格納する。また、２個目のＬＳＶ命令で指
定ライトアドレス“１″と“１”の内容を持つスカラデ
ータとが指定されると、ライトアドレスカウンタ４７に
指定ライトアドレス″１″が格納され、第１ベクトルレ
ジスタ１にはスカラデータ処理部から転送されるスカラ
データ″１″が入力される。

以上の繰返しによって、５クロツクサイクル目には第１
ベクトルレジスタ１のアドレス順にＯｎ“１”２”３”
の値を有するデータが 格納される。まな５クロツクサイクル目には、■ＣＰ命
令のデコード情報が各部に格納される。第１ベクトルレ
ジスタ制御回路４のベクトル長カウンタ４１、リードア
ドレスカウンタ４２にはそれぞれベクトル長データ“４
”　（＝ｎ）、初期ライトアドレス値″０″が格納され
る。第２ベクトルレジスタ制御回路のタイマ４４、ベク
トル長カウンタ４５．ライトアドレスカウンタ４７には
、夫々タイマ値“１”、ベクトル長データ“４”、初期
ライトアドレス“０”が格納され、マスクレジスタ４６
には、命令デコーダ７によってベクトルマスクレジスタ
６から転送されるマスクデータの有効性が指示される。

６クロツク目では、第１ベクトルレジスタ１よりアドレ
スＯのデータ、すなわち０″が入力レジスタにセットさ
れる。第１ベクトルレジスタ制御回Ｆ！＠４のベクトル
長カウンタ４１は４″から“１”だけ減算した′３′°
が格納され、リードアドレスカウンタ４２はベクトル長
カウンタ４１のカウント指示により、“０″に“１”が
加算されて１”が格納される。第２ベクトルレジスタ制
御回路５のタイマ４４は“０″が格納され、ベクトル長
カウンタ４５にカウント指示を示す、ベクトル長カウン
タ４５はアンド回路４８にライト有効を示し、ライトア
ドレスカウンタ４７にカウント有効を示す、第２レジス
タ制御回Ｆ＃１５のマスクレジスタ４６は要素０のマス
クデータを格納するが、要素Ｏのマスクデータはデータ
無効を示しているので、アンド回路４８とライトアドレ
スカウンタ４７に対してそれぞれライト指示、カウント
指示を示さない、したがって７クロツクサイクル目での
第２ベクトルレジスタ１と第２ベクトルレジスタ制御回
８５のライトアドレスカウンタ４７は更新されない。

７クロツクサイクル目では、入力レジスタ３に要素番号
１のデータである“１″がセットされる。

第１ベクトルレジスタ制御回路４のベクトル長カウンタ
４１は“３″から１″だけ減算され、リードアドレスカ
ウンタ４２は１ｎに１ｎが加算されてそれぞれ２″、“
２”が格納される。

第２ベクトルレジスタ５のベクトル長カウンタ４５は“
４″から１″が減算されて“３”が格納され、アンド回
路４８とライトアドレスカウンタ４７にそれぞれライト
有効、カウント有効を示す。

第２ベクトルレジスタ制御回路５のマスクレジスタ４６
は要素１のマスクデータを格納し、要素１のマスクデー
タはデータの有効を示しているのでアンド回路４８とラ
イトアドレスカウンタ４７にそれぞれライト指示、カウ
ント指示を示す、アンド回路４８は第２ベクトルレジス
タ２に対してライト指示を出力する。

８クロツク目において、第２ベクトルレジスタ２は入力
レジスタ３の格納データすなわち“１”がアドレス０に
セットされる。入力レジスタ３には“２”がセットされ
、第１ベクトルレジスタ制御回路４のベクトル長カウン
タ４１には２′°から“１”が減算され、リードアドレ
スカウンタ４２には“２″に“１ｎが加算され、それぞ
れ’　１　”“３″が格納される。

第２ベクトルレジスタ制御回路５のベクトル長カウンタ
４５、ライトアドレスカウンタ４７はそれぞれ“３”か
ら“２″　　“０”から１″へとカウントされ、マスク
レジスタ６はデータ無効を示す。

以下、上記で述べた動作を繰返えすことによって１０ク
ロツクサイクル目に求める処理の結果が第２ベクトルレ
ジスタ２に格納されることになる。

上述した従来のベクトルデータ処理装置による有効デー
タの要素番号の圧縮動作は、まずスカラ命令の一つであ
るｎ個のＬＳＶ命令によりベクトルレジスタの一つに要
素番号を順に格納する必要がある。このため要素番号の
圧縮動作全体の時間がかかり、処理性能の低下の一原因
となっている。

またベクトルレジスタの一つに要素番号を格納する必要
があるため、有効なデータを一時他の記憶装置などに退
避する必要があり、これも性能低下の一原因となってい
る。

発明の目的 本発明の目的は、ベクトルデータの要素番号の圧縮格納
処理動作時における時間を短縮して処理性能の向上を図
ったベクトルデータ処理装置を提供することである。

本発明の他の目的は、有効なデータを一時池の記憶装置
に退避する必要のないベクトルデータ処理装置を提供す
ることである。

発明の構成 本発明によれば第１ベクトルレジスタと、この第１のベ
クトルレジスタに格納されているベクトルデータの各要
素の有効、無効を示すマスクデータを格納するベクトル
マスクレジスタと、前記ベクトルマスクレジスタにより
有効とされているベクトルデータのみを第２のベクトル
レジスタに転送格納する制御手段とを含むベクトルデー
タ処理装置であって、前記第１のベクトルレジスタに格
納されている読出しベクトルデータと前記第１のベクト
ルレジスタに格納されているベクトルデータの読出しア
ドレスとを択一的に導出する選択手段と、前記有効とさ
れているベクトルデータの要素番号のみを前記第２のベ
クトルレジスタへ圧縮して格納するための命令に応答し
て、前記選択手段をして前記読出しアドレスを選択せし
め、この選択された読出しアドレスを前記第２のベクト
ルレジスタへ供給するよう制御する手段とを有すること
を特徴とするベクトルデータ処理装置が得られる。

実施例 次に本発明の実施例を図面を用いて説明する。

第１図は本発明の実施例のブロック図であり、第３図と
同等部分は同一符号により示す０図において、第１ベク
トル制御回路４、選択回路８以外は従来例と同様の動作
を行う０選択回路８は第１ベクトルジスタ制御回路４よ
り出力されるリードアドレスデータと第１ベクトルレジ
スタ１のり一ドデータとを第１ベクトル制御回路４の選
択信号により択一的に出力する。

第２図は第１ベクトルレジスタ制御回路４の詳細ブロッ
ク図である。この第１ベクトルレジスタ制御回路４と第
３図の従来例で示した第１ベクトルレジスタ制御回路４
との異なる点は、フラグレジスタ２３が追加され、この
フラグレジスタ２３により選択回路８の選択信号を出力
していることと、リードアドレスカウンタ２２のリード
アドレスデータが選択回路８の入力データとなって出力
されている点である。

フラグレジスタ２３は有効なベクトルデータの要素番号
を順にベクトルレジスタに格納する命令（以下、ＶＣＡ
命令と称す）が発行されるとセットされ、選択回路８に
対してリードアドレスカウンタ２１より出力されるリー
ドアドレスデータを選択する様に指示する。

第６図は従来例で示したベクトル長が“４”であり、ベ
クトルマスクレジスタ６が要素１．３のベクトルデータ
の有効を示している場合について、第１図で示すベクト
ルデータ処理装置における動作タイムチャートである。

１クロツクサイクル目で、ＶＣＡ命令はデコードされ、
第１ベクトルレジスタ制御回路４のベクトル長カウンタ
２１、リードアドレスカウンタ２２、フラグレジスタ２
３はそれぞれ“４　ｎ　、　　Ｍ　Ｑ　ＩＩ“リードア
ドレスデータ選択指示”が格納される。また第２ベクト
ルレジスタ制御回路５のタイマ４４、ベクトル長カウン
タ４５、ライトアドレスカウンタ４７はそれぞれ“１″
、“４”、“０”が格納される。

２クロツクサイクｌし目においては、ベクトル長カウン
タ２１、リードアドレスカウンタ２２は“１″だけそれ
ぞれ減算、加算され３″、”１”となる、入力レジスタ
３には１クロツクサイクル目のリードアドレスデータで
ある“０パがセットされる。マスクレジスタ４６はベク
トルマスクレジスタ６より要素０のマスクデータがセッ
トされる。タイマ４４は１″だけ減算され“０”となる
。

３クロツク目では、ベクトル長カウンタ２１、リードア
ドレスカウンタ２２、入力レジスタ３、ベクトル長カウ
ンタ４５、マスクレジスタ４６はそれぞれ“２パ、“２
′°、“１”、”３”、°゛要素１のマスクデータ”が
格納される。ライトアドレスカウンタ４７はベクトル長
カウンタ４５がカウント有効を示しているものの、マス
クレジスタ４６の要素０のマスクデータがデータ有効を
示さないため、１”の加算は行なわれない。

また、アンド回路４８もマスクレジスタ４６の要素Ｏの
マスクデータによりライトイネーブル信号が有効となら
ず、入力レジスタ３のデータは第２ベクトルレジスタ２
に格納されない。

４クロツク目では、ベクトル長カウンタ２１、リードア
ドレスカウンタ２２、入力レジスタ３、ベクトル長カウ
ンタ４５、マスクレジスタ４６はそれぞれ“１″、“３
”、”２”、　　２″、“要素２のマスクデータ”が格
納される。ライトアドレスカウンタ４７はベクトル長カ
ウンタ４５のカウント有効と、マスクレジスタ４６に格
納されている要素１のマスクデータのデータ有効指示に
より“１″加算が行なわれ１”となる、アンド回路４８
もライトイネーブル信号が有効となり、第２ベクトルレ
ジスタ２のアドレス“ＯＮに入力レジスタ３に格納され
ているデータ“１”が格納される。

以上の動作を繰返すことにより、６クロツク目に求める
結果が第２ベクトルレジスタ２に格納されることになる
。

尚、第１ベクトルレジスタ１と第２ベクトルレジスタ２
とは物理的に同一のものを用いられる場合があるが、本
発明はこの様な場合をも含むものである。

九匪立素】 以上説明したように、本発明によれば、ベクトルレジス
タのリードアドレスカウンタのリードアドレスデータを
、ベクトルレジスタのリードデータと置換するための手
段を設けることにより、ベクトルマスクレジスタで示さ
れる有効なベクトルデータの要素番号をベクトルレジス
タに圧縮して格納する動作を高速に行うことができると
いう効果がある。また、要素番号を圧縮して格納するベ
クトルレジスタ以外のベクトルレジスタの内容を破壊す
る必要がなく、ベクトルデータの退避と、退避したデー
タをもとのベクトルレジスタに再格納する手間も省くこ
とができるという効果もある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
の第１ベクトルレジスタ制御回路の具体例を示す回路図
、第３図は従来のベクトルデータ処理装置のブロック図
、第４図は第３図の第１ベクトルレジスタ制御回路の具
体例を示す回路図、第５図は従来装置の動作タイムチャ
ート、第６図は本発明の実施例の動作タイムチャートで
ある。 主要部分の符号の説明 １・・・・・・第１ベクトルレジスタ ２・・・・・・第２ベクトルレジスタ ４・・・・・・第１ベクトルレジスタ制御回路５・・・
・・・第２ベクトルレジスタ制御回路６・・・・・・ベ
クトルマスクレジスタ７・・・・・・命令デコーダ ８・・・・・・選択回路 出願人　日本電気株式会社（外１名）

Claims (1)

【特許請求の範囲】
1. （１）第１ベクトルレジスタと、この第１のベクトルレ
   ジスタに格納されているベクトルデータの各要素の有効
   、無効を示すマスクデータを格納するベクトルマスクレ
   ジスタと、前記ベクトルマスクレジスタにより有効とさ
   れているベクトルデータのみを第２のベクトルレジスタ
   に転送格納する制御手段とを含むベクトルデータ処理装
   置であって、前記第１のベクトルレジスタに格納されて
   いる読出しベクトルデータと前記第１のベクトルレジス
   タに格納されているベクトルデータの読出しアドレスと
   を択一的に導出する選択手段と、前記有効とされている
   ベクトルデータの要素番号のみを前記第２のベクトルレ
   ジスタへ圧縮して格納するための命令に応答して、前記
   選択手段をして前記読出しアドレスを選択せしめ、この
   選択された読出しアドレスを前記第２のベクトルレジス
   タへ供給するよう制御する手段とを有することを特徴と
   するベクトルデータ処理装置。