JPH02133820A - Display control system - Google Patents

Display control system

Info

Publication number
JPH02133820A
JPH02133820A JP28724888A JP28724888A JPH02133820A JP H02133820 A JPH02133820 A JP H02133820A JP 28724888 A JP28724888 A JP 28724888A JP 28724888 A JP28724888 A JP 28724888A JP H02133820 A JPH02133820 A JP H02133820A
Authority
JP
Japan
Prior art keywords
dma
memory
operation table
video memory
display control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28724888A
Other languages
Japanese (ja)
Inventor
Hiroshi Wakabayashi
若林 博史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28724888A priority Critical patent/JPH02133820A/en
Publication of JPH02133820A publication Critical patent/JPH02133820A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To increase the character display speed by adding an additional circuit consisting of a DMA control circuit, a DMA instruction register, and a DMA operation table to an existing system. CONSTITUTION:A DMA control circuit 7 of an additional circuit 10 refers to the data registered in a DMA instruction register 6 and a DMA operation table 9 to decide a DMA address and a memory access mode. Then the circuit 7 outputs a DMA request control signal 11 to a microprocessor 1 and performs a DMA with the permission of the microprocessor 1. A first DMA includes the accesses to a font memory 4 and a video memory 5. Then both accesses are carried out at one time and the pattern data of one byte is transferred. Thus it is possible to increase the character display speed and to decrease the corrections of the existing programs.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、マイクロコンピュータを利用した表示装置の
表示制御方式に関し、特に、表示するパターンをビデオ
メモリの1ビツトに対応して記憶するビットマツプ方式
の表示装置における表示制御方式に関する。
Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a display control method for a display device using a microcomputer, and particularly to a bitmap method in which a display pattern is stored in correspondence with one bit of a video memory. The present invention relates to a display control method in a display device.

[従来の技術及び発明が解決しようとする課題]ビット
マツプ方式によるビデオメモリへの文字パターン書き込
みは、文字パターンの性質上矩形領域へのデータ転送と
なる。また、ビット境界を考慮したデータ書き込み操作
が必要な場合が多い。
[Prior Art and Problems to be Solved by the Invention] Writing a character pattern into a video memory using the bitmap method involves data transfer to a rectangular area due to the nature of the character pattern. Additionally, data write operations often require consideration of bit boundaries.

そのため、通常マイクロプロセッサがプログラム制御で
アドレス演算を行ないデータ転送を行なっている。従っ
て、キャラクタ方式によるビデオメモリと比較しプログ
ラムIIJIIの時間が多くかかり、表示速度がかなり
遅くなる欠点がある。
Therefore, a microprocessor normally performs address calculations and data transfer under program control. Therefore, compared to a character-based video memory, the program IIJII takes more time and the display speed is considerably slower.

また、表示制御専用のLSI等を使用した表示装置では
、文字表示のためのビデオメモリとフォントメモリの間
のデータ転送を高速に行なう機能を有しているが、フォ
ントメモリのシステム構成に制約を与えることがある。
In addition, display devices that use LSIs dedicated to display control have the ability to perform high-speed data transfer between video memory and font memory for displaying characters, but there are restrictions on the system configuration of the font memory. I have something to give.

たとえば、フォントメモリはビデオメモリが接続されて
いるのと同一のローカルバスにリニアなアドレス構成で
接続しなければならない場合が多い、そのため、システ
ムバスからのフォントメモリのアクセスは、この表示制
御LSIを介在して行なう必要があり、LSIに依存し
たメモリ制御が必要となる。
For example, font memory often has to be connected to the same local bus to which video memory is connected with a linear address configuration, so accessing font memory from the system bus requires access to this display control LSI. It is necessary to intervene, and memory control dependent on the LSI is required.

図面を用いて、従来の表示#I御左方式さらに説明する
The conventional display #I method will be further explained using the drawings.

第5図は、従来の表示$17御方式におけるシステム構
成図である。そして、 第6図は、第5図の従来システムにおける文字表示のプ
ログラム・フローチャートである。
FIG. 5 is a system configuration diagram in a conventional display $17 control system. FIG. 6 is a program flowchart for character display in the conventional system shown in FIG.

ビデオメモリ5に記憶されたパターン・データは、表示
制御回路6によって読み出されて、その1ビツトが画面
の1画素に対応して表示される。
The pattern data stored in the video memory 5 is read out by the display control circuit 6, and one bit of the data is displayed corresponding to one pixel on the screen.

マイプロセッサ1がROM2に記憶された制御プログラ
ムにより、第6図に示すフローチャートに従って実行さ
れる。まず、表示する文字のパターン・データの縮方向
および横方向のバイト数および装飾表示の有無等の属性
を作製する(処理401)0次に、表示する文字のパタ
ーン・データが記憶されているフォントメモリ4の読み
出しアドレスを作成する(処理402)、次に、読み出
したパターン・データを書き込むビデオメモリ5のアド
レスを作成する(処理403)、次に、1バイトのパタ
ーン・データをフォントメモリ4から読み出しく処理4
04)、ビデオメモリ5へのこのデータを書き込む(処
理405)、次に、全てのパターン・データを転送し終
わったかをチエツクし、NOならば、処理402に戻り
、処理402から処理405を峰返す(処理406)、
転送し終わったならば処理を終了する。
My processor 1 is executed by the control program stored in ROM 2 according to the flowchart shown in FIG. First, attributes such as the number of bytes in the contraction direction and horizontal direction of the character pattern data to be displayed and the presence or absence of decorative display are created (process 401) Next, the font in which the character pattern data to be displayed is stored A read address for the memory 4 is created (process 402). Next, an address for the video memory 5 to write the read pattern data is created (process 403). Next, 1 byte of pattern data is written from the font memory 4. Read processing 4
04), writes this data to the video memory 5 (process 405), then checks whether all pattern data has been transferred, and if NO, returns to process 402 and returns process 402 to process 405. return (processing 406),
Once the transfer is complete, the process ends.

通常、フォントメモリ4に記憶されているパターン・デ
ータは連続したアドレスとなっているため、読み出しア
ドレスは1バイトインクリメントするだけでよいが、ビ
デオメモリ5の書き込みアドレスは、表示画面構成に依
存するため画面パラメータを考慮しながら計算しなけれ
ばならない。
Normally, the pattern data stored in the font memory 4 is in continuous addresses, so the read address only needs to be incremented by 1 byte, but the write address in the video memory 5 depends on the display screen configuration. Calculations must be made taking into account screen parameters.

[課題を解決するための手段] 本発明の目的は、上述した従来方式の欠点を解決し、文
字表示の高速化が可能で且つ既存のプログラムに対する
修正も少なくてすむ表示制御方式を提供することである
[Means for Solving the Problems] An object of the present invention is to provide a display control method that solves the drawbacks of the conventional methods described above, can speed up character display, and requires less modification to existing programs. It is.

上記目的を達成する本発明の表示制御方式は、ビットマ
ツプ方式によるビデオメモリと、ビデオメモリに書き込
む文字パターン・データを記憶するフォントメモリと、
1文字のパターン・データをビデオメモリに書き込むた
めの一連のメモリオペレーションを1セットとして、メ
モリアクセス順にアドレスおよびアクセス・モードを登
録したDMAオペレーション・テーブルと、フォントメ
モリの読み出しアドレス、ビデオメモリの書き込みアド
レス及び文字パターン・タイプを登録するDMA命令レ
ジスタと、そして、DMA命令レジスタをの内容とDM
Aオペレーションテーブルの内容を参照しながらDMA
オペレーション・テーブルの順にDMAによるデータ転
送を行なうDM A 1llJ m回路と、から構成さ
れていることを特徴とする。
The display control method of the present invention that achieves the above object includes a bitmap video memory, a font memory that stores character pattern data to be written to the video memory,
A DMA operation table in which addresses and access modes are registered in the order of memory access, a font memory read address, and a video memory write address, with a series of memory operations for writing one character of pattern data to the video memory as one set. and a DMA instruction register for registering the character pattern type, and a DMA instruction register for registering the contents of the DMA instruction register and the DM
DMA while referring to the contents of the A operation table.
A DMA1llJm circuit that performs data transfer by DMA in the order of the operation table.

[実施例] 以下、図面を用いて本発明の表示制御方式について説明
する。
[Example] The display control method of the present invention will be described below with reference to the drawings.

第1図は、本発明に係る表示制御方式の−実施例のシス
テム構成図である。
FIG. 1 is a system configuration diagram of an embodiment of the display control method according to the present invention.

第1図において、破線で囲われた10の内部の構成要素
が、第5図に図示された従来の表示制御方式に追加され
た1部分である。
In FIG. 1, the internal component 10 surrounded by a broken line is a part added to the conventional display control method shown in FIG.

本発明のシステム構成による文字表示制御は、第4図に
示すフローチャートに従って実行される。
Character display control according to the system configuration of the present invention is executed according to the flowchart shown in FIG.

第1図において、DMA制御回路7は、DMA命令レジ
スタ8と、DMAオペレーションテーブル9に登録され
たデータを参照して、DMAアドレスおよびメモリアク
セスモードを決定し、マイクロプロセッサ1にDMA要
求制御信号11を出力し、マイクロプロセッサ1の許可
を受けてDMAを行なう。また、DMA制御回路7は第
3図に示すDMAオペレーションテーブル9に登録され
ているアクセスシーケンス番号の順番にDMAを実行し
て行く、1回のDMAにはフォントメモリ側とビデオメ
モリ側のアクセスがあり、双方のアクセスが同時に実行
されて1バイトのパターン・データの転送が行なわれる
。DMAのアドレスは、DMA命令レジスタ8に登録さ
れているベースアドレスとDMAオペレーション・テー
ブル9に登録されているオフセットアドレスの和が出力
される。
In FIG. 1, a DMA control circuit 7 refers to a DMA command register 8 and data registered in a DMA operation table 9, determines a DMA address and a memory access mode, and sends a DMA request control signal 11 to a microprocessor 1. is output, and DMA is performed with permission from the microprocessor 1. Furthermore, the DMA control circuit 7 executes DMA in the order of the access sequence numbers registered in the DMA operation table 9 shown in FIG. Both accesses are executed simultaneously to transfer 1 byte of pattern data. As the DMA address, the sum of the base address registered in the DMA instruction register 8 and the offset address registered in the DMA operation table 9 is output.

フォントメモリ側アドレス :   (a+X)ビデオ
メモリ俵1アドレス  :  (b十y)また、DMA
オペレーションテーブル9にはフォントメモリ側および
ビデオメモリ側の双方のDMAアクセスモードが登録さ
れており、第3図の例では、フォントメモリ側はメモリ
読み出しくMR)ビデオメモリ側はメモリ書き込み(M
W>が実行される。
Font memory side address: (a+X) Video memory straw 1 address: (b1y) Also, DMA
In the operation table 9, DMA access modes for both the font memory side and the video memory side are registered. In the example shown in FIG.
W> is executed.

DMAはアクセスシーケンス番号かエンドに達すると自
動的に終了する。
DMA automatically terminates when the access sequence number or end is reached.

なお、第3図に示すDMAオペレーションテーブルの内
容は、表示する文字パターンの種類や装飾表示の種類に
より複数用意されており、各々に文字パターンタイプ(
1)として登録されている。
The contents of the DMA operation table shown in FIG.
1) is registered as.

文字表示動作時は、第2図に示すDMA命令レジスタ8
の文字パターンタイプのデータt1が参照され、これと
7致する文字パターンタイプを持つDMAオペレーショ
ンテーブルのデータがDMA制御回路により選択される
During character display operation, the DMA command register 8 shown in FIG.
Data t1 of the character pattern type is referred to, and data in the DMA operation table having a character pattern type that matches this is selected by the DMA control circuit.

第4図のフローチャートにおいて、まず、表示する文字
のパターンタイプを識別しDMA命令レジスタ8に設定
する(処理501)。次に、文字パターンを記憶するフ
ォントメモリ4の読み出しアドレスを作成しDMA命令
レジスタ8に設定する(処理502)、次に、文字パタ
ーンを書き込むビデオメモリ5のアドレスを作成しDM
A命令レジスタ8に設定する(処理503)、これによ
り、パターン・データのDMA転送が実行され、必要が
あれば転送終了をチエツクする(処理504)。
In the flowchart of FIG. 4, first, the pattern type of characters to be displayed is identified and set in the DMA command register 8 (process 501). Next, a read address for the font memory 4 that stores the character pattern is created and set in the DMA command register 8 (process 502).Next, an address for the video memory 5 where the character pattern is written is created and the DMA command register 8 is set.
It is set in the A command register 8 (process 503), thereby executing DMA transfer of pattern data, and if necessary, checking for completion of the transfer (process 504).

以上説明した様に、従来のシステム構成に本発明の回路
追加を行なった場合、プログラムの変更は第6図のフロ
ーチャートを第4図に変更するのみであり、他の処理に
影響を与えない。また、従来方式の表示制御も動作可能
である。
As explained above, when the circuit of the present invention is added to a conventional system configuration, the only change to the program is to change the flowchart of FIG. 6 to that of FIG. 4, and other processing is not affected. Furthermore, conventional display control is also possible.

第1図のDMAオペレーションテーブル9は、全てのパ
ターンタイプに対するテーブル・データを記憶する必要
はなく、必要時にシステム制御プログラムによりROM
2あるいはシステムRAM3からロードしても良い、こ
れにより、DMAオペレーションはプログラマブルとな
り表示仕様の変更等にも柔軟に対応可能となる。また、
第3図のDMAオペレーションテーブルのアクセスモー
ドは、I10アクセスとすることも可能であり、ド・モ
ディファイ・ライトとすることによりビデオメモリへの
アクセスを高速化することが可能である。さらに、フォ
ントメモリ側のアクセス回数とビデオメモリ側のアクセ
ス回数を一致する必要はなく、バンク分割されたビデオ
メモリに対し同−のフォント・データを高速に書き込む
ことも可能である。
The DMA operation table 9 in FIG. 1 does not need to store table data for all pattern types, and can be stored in the ROM by the system control program when necessary.
2 or may be loaded from the system RAM 3. This makes the DMA operation programmable and can flexibly respond to changes in display specifications. Also,
The access mode of the DMA operation table in FIG. 3 can be set to I10 access, and it is possible to speed up the access to the video memory by setting it to modify write. Furthermore, it is not necessary that the number of accesses on the font memory side and the number of accesses on the video memory side match, and it is also possible to write the same font data to the video memory divided into banks at high speed.

[発明の効果] 以上説明したように本発明により、 a、ビットマツプ方式によるビデオメモリとシステムバ
スに接続されたフォントメモリを有する既存のシステム
に、本発明による付加回路を追加することにより、文字
表示を高速化することが可能となる。
[Effects of the Invention] As explained above, according to the present invention, a. character display can be achieved by adding an additional circuit according to the present invention to an existing system having a bitmap type video memory and a font memory connected to a system bus; This makes it possible to speed up the process.

b1本発明の回路を既存のシステムに追加する場合、シ
ステムに対する影響度が少ないため、既存のプログラム
に対する修正も少なくてすむ利点がある。
b1 When the circuit of the present invention is added to an existing system, there is an advantage that less modification is required to the existing program because the influence on the system is small.

などの効果がある。There are effects such as

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明に係る表示制御方式の一実施例のシス
テム構成図である。 第2図は、第1図のCAM命令レジスタの内容を表すテ
ーブルの図である。 第3図は、第1図のCAMオペレーション・テーブルの
内容を表すテーブルの図である。 第4図は、本発明による文字表示のプログラム・フロー
チャートである。 第5図は、従来の表示制御方式におけるシステム構成図
である。そして、 第6図は、第5図の従来システムにおける文字表示の1
0グラム・フローチャートである。 1・・・マイクロプロセッサ   2・・・ROM3・
・・システムRAM    4・・・フォントメモリ5
・・・ビデオメモリ    6・・・表示制御回路7・
・・DMA制御回路  8・・・DMA命令レジスタ9
・・・DMAオペレーション・テーブル11・・・DM
A要求制御信号 12・・・システムバス
FIG. 1 is a system configuration diagram of an embodiment of the display control method according to the present invention. FIG. 2 is a diagram of a table representing the contents of the CAM instruction register of FIG. 1. FIG. 3 is a diagram of a table representing the contents of the CAM operation table of FIG. 1. FIG. 4 is a program flowchart for character display according to the present invention. FIG. 5 is a system configuration diagram in a conventional display control method. Figure 6 shows one of the character displays in the conventional system shown in Figure 5.
0g flowchart. 1... Microprocessor 2... ROM3.
...System RAM 4...Font memory 5
...Video memory 6...Display control circuit 7.
...DMA control circuit 8...DMA instruction register 9
...DMA operation table 11...DM
A request control signal 12...system bus

Claims (1)

【特許請求の範囲】 マイクロプロセッサによるプログラム制御で動作する表
示装置において、 ビットマップ方式によるビデオメモリと、 前記ビデオメモリに書き込む文字パターン・データを記
憶するフォントメモリと、 1文字のパターン・データを前記ビデオメモリに書き込
むための一連のメモリオペレーションを1セットとして
メモリアクセス順にアドレスおよびアクセスモードを登
録したDMAオペレーション・テーブルと、 前記フォントメモリの読み出しアドレスとビデオメモリ
の書き込みアドレスおよび文字パターン・タイプを登録
するDMA命令レジスタと、そして、 前記DMA命令レジスタの内容と前記DMAオペレーシ
ョンテーブルの内容を参照しながらDMAオペレーショ
ン・テーブルの順にDMAによるデータ転送を行うDM
A制御回路と、 から構成される表示制御方式。
[Scope of Claim] A display device that operates under program control by a microprocessor, comprising: a bitmap video memory; a font memory that stores character pattern data to be written into the video memory; A DMA operation table in which addresses and access modes are registered in the order of memory access as one set of a series of memory operations for writing to the video memory, and the read address of the font memory, the write address of the video memory, and the character pattern type are registered. a DMA instruction register, and a DM that performs data transfer by DMA in the order of the DMA operation table while referring to the contents of the DMA instruction register and the contents of the DMA operation table.
A display control system consisting of a control circuit and.
JP28724888A 1988-11-14 1988-11-14 Display control system Pending JPH02133820A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28724888A JPH02133820A (en) 1988-11-14 1988-11-14 Display control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28724888A JPH02133820A (en) 1988-11-14 1988-11-14 Display control system

Publications (1)

Publication Number Publication Date
JPH02133820A true JPH02133820A (en) 1990-05-23

Family

ID=17714944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28724888A Pending JPH02133820A (en) 1988-11-14 1988-11-14 Display control system

Country Status (1)

Country Link
JP (1) JPH02133820A (en)

Similar Documents

Publication Publication Date Title
JP3038781B2 (en) Memory access control circuit
JPH0355832B2 (en)
EP0359235A2 (en) Computer system capable of effectively utilizing address space
JPH02133820A (en) Display control system
JPS647393Y2 (en)
JPH0448358A (en) Cache memory control system
JPS6398749A (en) Data processor
JPS5952460B2 (en) memory device
JP2759952B2 (en) Cache memory
JP2621983B2 (en) Character display screen scroll control device
JPS61214039A (en) Cache memory
JPS6041133A (en) Correcting method of control program
JPH04148234A (en) Control device for read-out of program
JPS619684A (en) Default screen display system
JPS6310186A (en) Display unit
JPS63155346A (en) Ram check system
JPS60129786A (en) Image memory
JPH0449459A (en) Dma transfer method
JPS63262687A (en) Window control
JPS60262282A (en) Image memory control system
JPH0352078B2 (en)
JPS6045286A (en) Display unit
JPH0772837A (en) Display system
JPH06187433A (en) Graphic processor
JPH02108139A (en) Cache memory device