JPH0213132A - 発振器を同期させる回路 - Google Patents
発振器を同期させる回路Info
- Publication number
- JPH0213132A JPH0213132A JP1077950A JP7795089A JPH0213132A JP H0213132 A JPH0213132 A JP H0213132A JP 1077950 A JP1077950 A JP 1077950A JP 7795089 A JP7795089 A JP 7795089A JP H0213132 A JPH0213132 A JP H0213132A
- Authority
- JP
- Japan
- Prior art keywords
- oscillator
- circuit
- signal
- switch
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 230000000737 periodic effect Effects 0.000 claims abstract description 4
- 230000001360 synchronised effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P1/00—Arrangements for starting electric motors or dynamo-electric converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は、入力される同期信号に発振器を同門させる
回路に閏ずろ。
回路に閏ずろ。
更に詳述すると、この発明は、同期信号を入力するため
の第1の入力端子と、発振器により発生された信号を入
力するための第2の入力端子とを有する位相弁別器を具
備し、この位相弁別器が、当該位相弁別器の前記入力端
子の信号間の位相差に依存する信号をローパスフィルタ
に供給するための出力端子を有し、このローパスフィル
タが、前記位相弁別器の出力信号を平滑して前記発振器
の制御入力端子に制御信号を印加し、またこのローパス
フィルタが少なくともスイッチとこのスイッチに直列に
接続されたコンデンサとを有しているような回路に関す
る。
の第1の入力端子と、発振器により発生された信号を入
力するための第2の入力端子とを有する位相弁別器を具
備し、この位相弁別器が、当該位相弁別器の前記入力端
子の信号間の位相差に依存する信号をローパスフィルタ
に供給するための出力端子を有し、このローパスフィル
タが、前記位相弁別器の出力信号を平滑して前記発振器
の制御入力端子に制御信号を印加し、またこのローパス
フィルタが少なくともスイッチとこのスイッチに直列に
接続されたコンデンサとを有しているような回路に関す
る。
[従来の技術及び発明が解決しようとする課題]この種
の回路は、例えば、ヨーロッパ特許出願公開第72,7
51号から既知である。この出願に記載された回路は集
積回路の一部をなし、この集積回路には[ツーバスフィ
ルタのコンデンサが組み込まれている。このようにコン
デンサを組み込み得る理由は、該コンデンサの充電およ
び放電電流が例えは数十ナノアンペアのように極めて少
なく、また使用されているスイッチが前記コンデンサを
充電または放電するだめの一部の期間でしか導通しない
からである。このようにするため、」−記スイッチは位
相弁別器から制御パルス信号を受けるようになっている
。しかしながら、上記制御パルス信号の有無およびその
持続時間は上記位相弁別器により決定される位相差に依
存するようになっている。更に、このような非常に小さ
くかつ安定した電流は、特定の積分技術を用いたときの
みしか得られない。
の回路は、例えば、ヨーロッパ特許出願公開第72,7
51号から既知である。この出願に記載された回路は集
積回路の一部をなし、この集積回路には[ツーバスフィ
ルタのコンデンサが組み込まれている。このようにコン
デンサを組み込み得る理由は、該コンデンサの充電およ
び放電電流が例えは数十ナノアンペアのように極めて少
なく、また使用されているスイッチが前記コンデンサを
充電または放電するだめの一部の期間でしか導通しない
からである。このようにするため、」−記スイッチは位
相弁別器から制御パルス信号を受けるようになっている
。しかしながら、上記制御パルス信号の有無およびその
持続時間は上記位相弁別器により決定される位相差に依
存するようになっている。更に、このような非常に小さ
くかつ安定した電流は、特定の積分技術を用いたときの
みしか得られない。
従って、本発明の目的は、使用される略全ての素子、即
ちコンデンサまでも、集積化することができ、制御パル
ス信号が常に発生すると共にその持続時間が位相弁別器
により決定される位相差に依存せず、かつコンデンサの
充電及び放電電流を著しく少なくする必要のないような
、発振器を同期させる回路を提供することにある。
ちコンデンサまでも、集積化することができ、制御パル
ス信号が常に発生すると共にその持続時間が位相弁別器
により決定される位相差に依存せず、かつコンデンサの
充電及び放電電流を著しく少なくする必要のないような
、発振器を同期させる回路を提供することにある。
[課題を解決するための手段及びその作用コ上記目的を
達成させるため、本発明による発振器を同期させる回路
は、この発振器に接続され、該発振器の出力信号から取
り出される周期的な制御パルス信号を発生するパルス発
生器を有し、この制御パルス信号により当該制御パルス
信号の周期の少なくとも百倍以上短い期間(すなわち、
百分の1以下の期間)だけスイッチを導通するよう制御
することを特徴としている。このような手段によれば、
上記スイッチ用の制御パルス信号は、常に発生すること
になり、かつ上記発振器が正しい周波数あるいは位相を
有していなくても常に同期した周波数および位相で該発
振器に結合されることになる。
達成させるため、本発明による発振器を同期させる回路
は、この発振器に接続され、該発振器の出力信号から取
り出される周期的な制御パルス信号を発生するパルス発
生器を有し、この制御パルス信号により当該制御パルス
信号の周期の少なくとも百倍以上短い期間(すなわち、
百分の1以下の期間)だけスイッチを導通するよう制御
することを特徴としている。このような手段によれば、
上記スイッチ用の制御パルス信号は、常に発生すること
になり、かつ上記発振器が正しい周波数あるいは位相を
有していなくても常に同期した周波数および位相で該発
振器に結合されることになる。
好ましくは、本発明による回路は、ローパスフィルタの
比例部に保持回路を接続し、前記スイッチの導通期間中
に該ローパスフィルタに存在する信号を保持すると共に
伝送するようにすることを特徴とする。このようにしな
いと、上記スイッチの導通期間中に発生する短時間の変
動が失われることになる。
比例部に保持回路を接続し、前記スイッチの導通期間中
に該ローパスフィルタに存在する信号を保持すると共に
伝送するようにすることを特徴とする。このようにしな
いと、上記スイッチの導通期間中に発生する短時間の変
動が失われることになる。
好ましくは、上記保持回路は、前記パルス発生器により
制御される第2のスイッチとこの第2のスイッチに結合
される第2のコンデンサとを有するようにし、前記第2
のスイッチは前記第1のスイッチと前記第1のコンデン
サとの間の接続点に結合され、前記第1及び第2のスイ
ッチは同時に導通状態あるいは阻止状態にされ、前記第
2のコンデンサの電圧を前記発振器用の制御信号とする
。
制御される第2のスイッチとこの第2のスイッチに結合
される第2のコンデンサとを有するようにし、前記第2
のスイッチは前記第1のスイッチと前記第1のコンデン
サとの間の接続点に結合され、前記第1及び第2のスイ
ッチは同時に導通状態あるいは阻止状態にされ、前記第
2のコンデンサの電圧を前記発振器用の制御信号とする
。
この場合、前記第2のコンデンサの容量はあまり重要で
はないからその容量は任意に選定することができ、した
がって当該第2のコンデンサも集積することができる。
はないからその容量は任意に選定することができ、した
がって当該第2のコンデンサも集積することができる。
また、本発明による回路は、前記第1のコンデンサがそ
の一端において増幅器の第1の入力端子に接続され、そ
の他端においてこの増幅器の出力端に接続され、この増
幅器の第2の入力端子が基準電圧点に接続されることを
特徴とするようにしてもよい。この構成によれば、上記
増幅器の増幅率に応じて該増幅器により増倍効果を得る
ことができるから、前記ローパスフィルタにおける時定
数を維持したまま、用いられる抵抗をより小さな値のも
のに選定することができる。この場合、上記の倍率はあ
まり高くないから、当該回路の集積化の可能性は更に向
上する。
の一端において増幅器の第1の入力端子に接続され、そ
の他端においてこの増幅器の出力端に接続され、この増
幅器の第2の入力端子が基準電圧点に接続されることを
特徴とするようにしてもよい。この構成によれば、上記
増幅器の増幅率に応じて該増幅器により増倍効果を得る
ことができるから、前記ローパスフィルタにおける時定
数を維持したまま、用いられる抵抗をより小さな値のも
のに選定することができる。この場合、上記の倍率はあ
まり高くないから、当該回路の集積化の可能性は更に向
上する。
[実施例]
本発明の説明に先立ち、先ず本発明が適応される従来の
同期用の回路を第1図を用いて説明する。
同期用の回路を第1図を用いて説明する。
第1図において、符号lは信号源を示す。この信号源l
の出力端子2には、ローパスフィルタ3が接続されてい
る。このローパスフィルタ3は、例えば上記信号源1の
内部インピーダンスを含む抵抗R1と、コンデンサCt
との直列接続を有している。この直列接続は前記出力端
子2と接地点との間に接続され、一方、抵抗R2と抵抗
R3とコンデンサC2との直列接続が前記コンデンサC
Iに並列に接続されている。そして、抵抗R2と抵抗R
3との接続点がこのローパスフィルタ3の出力端子を構
成している。例えば当該回路が画像表示装置におけるラ
イン同期用の回路の場合は、前記信号源1は位相弁別器
となり、前記フィルタ3はループフィルタとなり、また
このフィルタ3の出力端子はライン発振器5の制御入力
端子4に接続される。この場合、上記フィルタ3の各素
子は下記の値を各々有する。
の出力端子2には、ローパスフィルタ3が接続されてい
る。このローパスフィルタ3は、例えば上記信号源1の
内部インピーダンスを含む抵抗R1と、コンデンサCt
との直列接続を有している。この直列接続は前記出力端
子2と接地点との間に接続され、一方、抵抗R2と抵抗
R3とコンデンサC2との直列接続が前記コンデンサC
Iに並列に接続されている。そして、抵抗R2と抵抗R
3との接続点がこのローパスフィルタ3の出力端子を構
成している。例えば当該回路が画像表示装置におけるラ
イン同期用の回路の場合は、前記信号源1は位相弁別器
となり、前記フィルタ3はループフィルタとなり、また
このフィルタ3の出力端子はライン発振器5の制御入力
端子4に接続される。この場合、上記フィルタ3の各素
子は下記の値を各々有する。
R1= 500Ω
R2= 1(30にΩ
R3= 1.8にΩ
CI = 330F
C2= 4.7.uF
前記フィルタ3は、信号源1の出力端子2における信号
を平滑し、かつ、そのようにして得られた制御信号を発
振器5の制御入力端子4に供給し、これにより、発振器
5により発生される信号の周波数または位相の少なくと
もどちらか一方を制御する。上記フィルタ3は、コンデ
ンサC2からなり前記位相弁別器1の出力電流の時間積
分に比例する電圧を受は渡す部分(すなわち、発振器5
を長い時間幅にわたって制御するためのいわゆるフィル
タの積分部)を有すると共に、抵抗R2と抵抗R3とか
らなり前記位相弁別器lの出力電圧に比例する電圧を受
は渡す部分(すなわち、前記信号源1の出力の急激な変
化を伝送するためのいわゆるフィルタの比例部)とを有
する。そして、前記発振器5により発生された信号は前
記位相弁別器lに印加され、ここにおいて、該信号の位
相はこの弁別器1に入力される同期信号の位相と比較さ
れ、その結果がこの弁別器の出力端子2における信号と
なる。以上に述べたような第1図の各素子により構成さ
れる位相制御ループ(すなわち、同期させる回路)の同
期状態においては、発振器5の出力信号C:t、信号源
1に入力される同1jll信号と同一周波数かつ路間−
の位相を持つ。
を平滑し、かつ、そのようにして得られた制御信号を発
振器5の制御入力端子4に供給し、これにより、発振器
5により発生される信号の周波数または位相の少なくと
もどちらか一方を制御する。上記フィルタ3は、コンデ
ンサC2からなり前記位相弁別器1の出力電流の時間積
分に比例する電圧を受は渡す部分(すなわち、発振器5
を長い時間幅にわたって制御するためのいわゆるフィル
タの積分部)を有すると共に、抵抗R2と抵抗R3とか
らなり前記位相弁別器lの出力電圧に比例する電圧を受
は渡す部分(すなわち、前記信号源1の出力の急激な変
化を伝送するためのいわゆるフィルタの比例部)とを有
する。そして、前記発振器5により発生された信号は前
記位相弁別器lに印加され、ここにおいて、該信号の位
相はこの弁別器1に入力される同期信号の位相と比較さ
れ、その結果がこの弁別器の出力端子2における信号と
なる。以上に述べたような第1図の各素子により構成さ
れる位相制御ループ(すなわち、同期させる回路)の同
期状態においては、発振器5の出力信号C:t、信号源
1に入力される同1jll信号と同一周波数かつ路間−
の位相を持つ。
次ここ、本発明の動作原理について、簡単に述べる。
第1図にその幾つかの構成素子が示された四則させる回
路の殆どの部分は、1個の集積回路中に&41み込まれ
る。しかしながら、大容量を持つコンデンサは集積化す
ることはできない。かくして、持ζ4ニコンデンザ(:
2に関しては、小さな容1を選択する・ドが望ま(〕い
。このコンデンサにとっ°Cは、大きな容屯値にすると
半導体材料上のあまりにも広い表面積を必要としてしま
うので、100!1Fが現実的な(1σである。この値
は、当該コンデンサにミラー積分回路の一部を形成させ
ることによって増加させ−ることかてき、これにより例
えば係数I+ 10 II(すなわち、10倍)の増倍
効果を得ることができる。しかしながら、あまりに大き
な倍率係数は、不安定の原因となる。前記コンデンサを
用いて上記のようなミラー積分回路を構成した場合、こ
のミラー積分回路の一部を構成する増幅器の少なくとも
線形な範囲内においては、前記100 p Fのコンデ
ンサは1ooOpFのコンデンサとして振舞うが、この
値は、コンデンサC2(このコンデンサとしては先にも
述べたように、例えば、4,7.upの容竜が必要であ
る)の値の4.7 X to”倍も小さい、すなわち(
4,7x 1.03)分の1である。したがって、前記
と同様な時定数を得ようとすると、抵抗R2およびR3
(これら抵抗は、先にも述べたように、例えは160に
Ωおよび1.8にΩなる値が必要)は、各々、例えば7
52MΩおよび8.5MΩのように大きな値でなければ
ならない。しかしながら、このような大きな値の抵抗は
集積化することができない。ところで、このようなフィ
ルタ回路3に直列に、後述するような態様で、供給され
る周期的切り換え悟りの周期の−へ部で導通されろよう
なスイッチを紺、7μ込むと、抵抗R2およびR3をそ
れらの所要の(11′fより小さい11σを持つ抵抗に
置き換えたままで、元の回路網(フィルタ)の時定数と
同様の時定数を持つR1回路網を得ることができる。こ
のための条件は、所たな各抵抗の抵抗値と元の各抵抗の
抵抗値との比と、上記切り換え信号の周期と上記スイッ
チの導通器間との比とを、同一の比にすることである。
路の殆どの部分は、1個の集積回路中に&41み込まれ
る。しかしながら、大容量を持つコンデンサは集積化す
ることはできない。かくして、持ζ4ニコンデンザ(:
2に関しては、小さな容1を選択する・ドが望ま(〕い
。このコンデンサにとっ°Cは、大きな容屯値にすると
半導体材料上のあまりにも広い表面積を必要としてしま
うので、100!1Fが現実的な(1σである。この値
は、当該コンデンサにミラー積分回路の一部を形成させ
ることによって増加させ−ることかてき、これにより例
えば係数I+ 10 II(すなわち、10倍)の増倍
効果を得ることができる。しかしながら、あまりに大き
な倍率係数は、不安定の原因となる。前記コンデンサを
用いて上記のようなミラー積分回路を構成した場合、こ
のミラー積分回路の一部を構成する増幅器の少なくとも
線形な範囲内においては、前記100 p Fのコンデ
ンサは1ooOpFのコンデンサとして振舞うが、この
値は、コンデンサC2(このコンデンサとしては先にも
述べたように、例えば、4,7.upの容竜が必要であ
る)の値の4.7 X to”倍も小さい、すなわち(
4,7x 1.03)分の1である。したがって、前記
と同様な時定数を得ようとすると、抵抗R2およびR3
(これら抵抗は、先にも述べたように、例えは160に
Ωおよび1.8にΩなる値が必要)は、各々、例えば7
52MΩおよび8.5MΩのように大きな値でなければ
ならない。しかしながら、このような大きな値の抵抗は
集積化することができない。ところで、このようなフィ
ルタ回路3に直列に、後述するような態様で、供給され
る周期的切り換え悟りの周期の−へ部で導通されろよう
なスイッチを紺、7μ込むと、抵抗R2およびR3をそ
れらの所要の(11′fより小さい11σを持つ抵抗に
置き換えたままで、元の回路網(フィルタ)の時定数と
同様の時定数を持つR1回路網を得ることができる。こ
のための条件は、所たな各抵抗の抵抗値と元の各抵抗の
抵抗値との比と、上記切り換え信号の周期と上記スイッ
チの導通器間との比とを、同一の比にすることである。
もし、前記スイッチが、例えばヨーロッパテレビジョン
標準の場合は320pS となる5ライン周期の期間内
において250nsの間導通ずるとすると、新たな各抵
抗の抵抗値は、元の抵抗の抵抗値に0.25/:320
なる係数を掛けることにより求めることができる。結果
として、新たな各抵抗の抵抗値は、各々、R’2 =5
87にΩおよびR’3 = 6.6にΩとなり、これら
抵抗は集積化し得る。
標準の場合は320pS となる5ライン周期の期間内
において250nsの間導通ずるとすると、新たな各抵
抗の抵抗値は、元の抵抗の抵抗値に0.25/:320
なる係数を掛けることにより求めることができる。結果
として、新たな各抵抗の抵抗値は、各々、R’2 =5
87にΩおよびR’3 = 6.6にΩとなり、これら
抵抗は集積化し得る。
上記のようにして得られたフィルタは、前記各素子R2
、R3およびC2を有する第1図に示したフィルタと同
様の電圧応答特性を待つ。後述ずろ実施例の説明から明
らかなように、も(ハ @記出力端子2に電圧変動が生
じると、前記抵抗R’ 2と抵抗R’3との間の接続点
には指数関数的ζ、−p化する電圧、即ち、上記端子2
における変動に比例し抵抗R’2により伝達される、短
時間変動分が増加されたようなコンデンサCI 7の両
端間の電圧、が現れる。
、R3およびC2を有する第1図に示したフィルタと同
様の電圧応答特性を待つ。後述ずろ実施例の説明から明
らかなように、も(ハ @記出力端子2に電圧変動が生
じると、前記抵抗R’ 2と抵抗R’3との間の接続点
には指数関数的ζ、−p化する電圧、即ち、上記端子2
における変動に比例し抵抗R’2により伝達される、短
時間変動分が増加されたようなコンデンサCI 7の両
端間の電圧、が現れる。
この変動分は前記スーイー+pチが阻止状態になると略
消滅するが、保持回路を設けることにより、この変動分
を前記端子4 eこ伝達して発振器5を制御することが
できる。
消滅するが、保持回路を設けることにより、この変動分
を前記端子4 eこ伝達して発振器5を制御することが
できる。
以下、本発明による回路の実施例を図面を参照して詳細
に説明する。
に説明する。
第2図は、上述した原理に基づいて構成された本発明に
よる同門させる回路の一実施例を示し、この図tこおい
て第1図の各部に対応する部分には同一の符号を付しで
ある。第2図において、信号源1の出力端子2には、ス
イッチSNと、4個の抵抗R’2、R′31、R’ 3
2、R′33と、コンデンサC’2どの直列接続回路が
接続されている。上記抵抗R’2と抵抗R′31との間
の接続点は、スイッチS2を介して増幅器Atの入力端
子に接続されている。また、前記抵抗R′31と抵抗R
′32との間の接続点はスイッチS3/2介しで1−2
増幅器AIの入力端子に接続され、一方、前記抵抗R“
32と抵抗R’33と接続点はスイッ’FS4を介して
同入力端子に接続されている。また、上記増幅器AIの
出力端子と接地点との間にはコンデンサCが介挿されて
いる。前記抵抗R′33とコンデンサC’2との接続点
は演算増幅器A2の非反転入力端子に接続され、この演
算増幅器の反転入力端子は基準電圧点refに接続され
ている。また、上記演算増幅器A2の出力端子は前記コ
ンデンサC’2の他方の端子に接続されている。そして
、前記増幅器AIの出力端子はバッファ増幅器A3を介
して前記発振器5の制御入力端子4に接続されている。
よる同門させる回路の一実施例を示し、この図tこおい
て第1図の各部に対応する部分には同一の符号を付しで
ある。第2図において、信号源1の出力端子2には、ス
イッチSNと、4個の抵抗R’2、R′31、R’ 3
2、R′33と、コンデンサC’2どの直列接続回路が
接続されている。上記抵抗R’2と抵抗R′31との間
の接続点は、スイッチS2を介して増幅器Atの入力端
子に接続されている。また、前記抵抗R′31と抵抗R
′32との間の接続点はスイッチS3/2介しで1−2
増幅器AIの入力端子に接続され、一方、前記抵抗R“
32と抵抗R’33と接続点はスイッ’FS4を介して
同入力端子に接続されている。また、上記増幅器AIの
出力端子と接地点との間にはコンデンサCが介挿されて
いる。前記抵抗R′33とコンデンサC’2との接続点
は演算増幅器A2の非反転入力端子に接続され、この演
算増幅器の反転入力端子は基準電圧点refに接続され
ている。また、上記演算増幅器A2の出力端子は前記コ
ンデンサC’2の他方の端子に接続されている。そして
、前記増幅器AIの出力端子はバッファ増幅器A3を介
して前記発振器5の制御入力端子4に接続されている。
上記発振器5の出力端子の信号は、前記位相弁別器(信
号源)1に供給されると共に、画像表示管の水平偏向を
おこなう図丞せぬ回路に供給される。また、この発振器
の出力端子にはパルス発生器6が接続されている。この
パルス発生器6は、前記発振器5の出力信号から取り出
される制御パルス信号を発生するもので、この制御パル
ス信号の周波数は該発振器5の出力信号の周波数を分周
することにより得られる。上記の制御パルス信号は、前
記各スイッチS1、S2、S3およびS4を制御する。
号源)1に供給されると共に、画像表示管の水平偏向を
おこなう図丞せぬ回路に供給される。また、この発振器
の出力端子にはパルス発生器6が接続されている。この
パルス発生器6は、前記発振器5の出力信号から取り出
される制御パルス信号を発生するもので、この制御パル
ス信号の周波数は該発振器5の出力信号の周波数を分周
することにより得られる。上記の制御パルス信号は、前
記各スイッチS1、S2、S3およびS4を制御する。
ところで、この第2図に示す各抵抗は以下のような抵抗
値を有する。
値を有する。
R’2 = 5(30にΩ
R’31 = 30にΩ
R’32 = 6にΩ
R’33 = 0.6にΩ
また、前記コンデンサC’2およびコンデンサCは、t
oopt”および3pFなる容量を各々有する。また、
前記増幅器AIとA2との各増幅率は各々”1”と”l
O″である。また、上述した4個のスイッチStないし
S4は、例えは、電界効果トランジスタ(FET)によ
り形成してもよい。
oopt”および3pFなる容量を各々有する。また、
前記増幅器AIとA2との各増幅率は各々”1”と”l
O″である。また、上述した4個のスイッチStないし
S4は、例えは、電界効果トランジスタ(FET)によ
り形成してもよい。
次ぎに上記回路の動作を説明する。
第1の動作モードにおいては、スイッチS1およびS2
が、64pSなる1ライン周期の期間内において250
nsの間開時に導通し、残りの期間においては同時に阻
止状態にされる。したがって、スイッチS1およびS2
の導通91間と阻止期間との間の比はl:256となる
。またこの場合、他のスイッチはいずれも阻止状態に維
持される。このような状況においては、当該フィルタ3
の時定数は、100opFなる実効容量と抵抗R’2な
いしR′33の抵抗値の和との積の256倍となり、し
たがって、約0.15sとなる。
が、64pSなる1ライン周期の期間内において250
nsの間開時に導通し、残りの期間においては同時に阻
止状態にされる。したがって、スイッチS1およびS2
の導通91間と阻止期間との間の比はl:256となる
。またこの場合、他のスイッチはいずれも阻止状態に維
持される。このような状況においては、当該フィルタ3
の時定数は、100opFなる実効容量と抵抗R’2な
いしR′33の抵抗値の和との積の256倍となり、し
たがって、約0.15sとなる。
この場合、スイッチS2、増幅器A!およびコンデンサ
Cは、前記端子2における信号の急激な変化を当該フィ
ルタの比例部を介して前記端子4に伝達するための前記
保持回路を構成している。この比例部の比例係数は、用
抵抗(R’31÷R’32 + R’33)と用抵抗(
R’2+ R’31 + R’32 + R’33)と
の比に等しく、したがって約0.062となる。この動
作モードによれは、第2図の各素子により構成される位
相制御ループは、ビデオレコーダからのライン同期信号
を入力して扱うのに好適である。
Cは、前記端子2における信号の急激な変化を当該フィ
ルタの比例部を介して前記端子4に伝達するための前記
保持回路を構成している。この比例部の比例係数は、用
抵抗(R’31÷R’32 + R’33)と用抵抗(
R’2+ R’31 + R’32 + R’33)と
の比に等しく、したがって約0.062となる。この動
作モードによれは、第2図の各素子により構成される位
相制御ループは、ビデオレコーダからのライン同期信号
を入力して扱うのに好適である。
次に、第2の動作モードにおいては、スイッチS1およ
びS3が、320ps なる5ライン周期の期間のうち
の250nSにわったて同時に導通し、残りの期間にお
いては共に阻止状態となる。また、他の各スイッチは阻
止状態である。この場合、フィルタ3における時定数は
前記第1の動作モードの場合の5倍、即ち約0.76s
となり、また当該フィルタの比例部の比例係数は約0.
0.llとなる。そして、この場合はスイッチS3と増
幅器AtとコンデンサCとが前記保持回路を構成する。
びS3が、320ps なる5ライン周期の期間のうち
の250nSにわったて同時に導通し、残りの期間にお
いては共に阻止状態となる。また、他の各スイッチは阻
止状態である。この場合、フィルタ3における時定数は
前記第1の動作モードの場合の5倍、即ち約0.76s
となり、また当該フィルタの比例部の比例係数は約0.
0.llとなる。そして、この場合はスイッチS3と増
幅器AtとコンデンサCとが前記保持回路を構成する。
この動作モードにおける制御ループは、例えばテレビジ
ョン送信機からのライン同期信号を、該ループがまだロ
ック状態となっておらずしたがって素早く反応しなけれ
ばならないような状況において、扱う場合に適している
。
ョン送信機からのライン同期信号を、該ループがまだロ
ック状態となっておらずしたがって素早く反応しなけれ
ばならないような状況において、扱う場合に適している
。
次に、第3の動作モードにおいては、スイッチ51およ
びS4が、50ライン周朋の期間のうちの250nsに
わったて同時に導通し、残りの期間においては共に阻止
状態となる。また、他の各スイッチは阻止状態である。
びS4が、50ライン周朋の期間のうちの250nsに
わったて同時に導通し、残りの期間においては共に阻止
状態となる。また、他の各スイッチは阻止状態である。
この場合、フィルタ3の時定数は約7.55 sとなり
、また当該フィルタの比例部の比例係数は約0.001
と極めて小となる。かくして、この場合には該制御ルー
プは極めて狭い帯域を持つことになり、したがって入力
される同期信号と発振器5の出力信号との間の位相変化
に対しては非常に緩やかに(遅く)反応することになる
。この動作モードは、テレビジョン送信機からの信号を
受信している場合であフて、該制御ループが同期状態と
なっている場合のモードである。
、また当該フィルタの比例部の比例係数は約0.001
と極めて小となる。かくして、この場合には該制御ルー
プは極めて狭い帯域を持つことになり、したがって入力
される同期信号と発振器5の出力信号との間の位相変化
に対しては非常に緩やかに(遅く)反応することになる
。この動作モードは、テレビジョン送信機からの信号を
受信している場合であフて、該制御ループが同期状態と
なっている場合のモードである。
なお、この第2図の回路に上記以外の動作モードを設け
てもよいことは明かである。このような場合には、各l
it抗の抵抗値および増幅器A1およびA2の伺得ここ
それぞれ適切な値が付与され、またパルス発生器6によ
り各スイッチ用の適切な制御パルス信号が発生されるよ
うにする。この場合、上記各抵抗と各スイッチとの組合
せとしては、いかなる&41合せでも可能である。前記
のような各種モートを切り換えるため、第2図の回路に
は、簡略化のため図示は1ノていないが、既知の切り換
え手段(特に、上記制御ループのロック状態を決定する
ための一致検出器、およびビデオレコーダの信号を受信
する場合に当該画像表示装置の部分を切り換えるための
手段等)を設ける。
てもよいことは明かである。このような場合には、各l
it抗の抵抗値および増幅器A1およびA2の伺得ここ
それぞれ適切な値が付与され、またパルス発生器6によ
り各スイッチ用の適切な制御パルス信号が発生されるよ
うにする。この場合、上記各抵抗と各スイッチとの組合
せとしては、いかなる&41合せでも可能である。前記
のような各種モートを切り換えるため、第2図の回路に
は、簡略化のため図示は1ノていないが、既知の切り換
え手段(特に、上記制御ループのロック状態を決定する
ための一致検出器、およびビデオレコーダの信号を受信
する場合に当該画像表示装置の部分を切り換えるための
手段等)を設ける。
図示の実施例に関しては、スイッチS1の導通期間とこ
のスイッチに供給される制御パルス18号の周!1!I
との間の比について幾つかの値を示したが、この発明が
これらの値に限定されるものでないことは勿論である。
のスイッチに供給される制御パルス18号の周!1!I
との間の比について幾つかの値を示したが、この発明が
これらの値に限定されるものでないことは勿論である。
実際には、“lOO“′を越える比が良好な結果をもた
らすことが分かっている。
らすことが分かっている。
なお、第2図のフィルタ3には、第1図に示した素子R
+およびC1が含まれていないことに注意されたい。そ
の理由は、第2図の位相弁別器lが第3図に示すような
態様で構成することができるからである。この第3図の
場合には、スイッチS5と2個の抵抗R4およびR5と
スイッチS6との直列接続が、正の電源供給端と接地点
との間に接続されている。そして、この弁別器1に供給
される信号間の位相に応じて、スイッチS5かスイッチ
S6のどちらか一方が導通されるか、またはこれら2つ
のスイッチの何れもが導通されないようにし、これによ
り、上記両抵抗の接続点における電圧が、他の手段を設
けなくても正か、零か、またはフローティング状態とな
るようにする。この電圧はコンデンサC3により積分さ
れ、この結果、三角波の後に一定の値が続くような形の
制御電圧が得られる。
+およびC1が含まれていないことに注意されたい。そ
の理由は、第2図の位相弁別器lが第3図に示すような
態様で構成することができるからである。この第3図の
場合には、スイッチS5と2個の抵抗R4およびR5と
スイッチS6との直列接続が、正の電源供給端と接地点
との間に接続されている。そして、この弁別器1に供給
される信号間の位相に応じて、スイッチS5かスイッチ
S6のどちらか一方が導通されるか、またはこれら2つ
のスイッチの何れもが導通されないようにし、これによ
り、上記両抵抗の接続点における電圧が、他の手段を設
けなくても正か、零か、またはフローティング状態とな
るようにする。この電圧はコンデンサC3により積分さ
れ、この結果、三角波の後に一定の値が続くような形の
制御電圧が得られる。
上記各素子R4、R5、C3の接続点はバッファ増幅器
A4の入力端子に接続され、この増幅器A4の出力端子
が当該弁別器Iの出力端子2を構成している。
A4の入力端子に接続され、この増幅器A4の出力端子
が当該弁別器Iの出力端子2を構成している。
この場合、上記の2個の抵抗は例えば300にΩの抵抗
値を有し、またコンデンサC3は45r)Fなる容儀を
有する。しかして、第3図に示す各素子は集積化が可O
Eであり、前記同門させる回路(ライン同期回路)の他
の部分が組み込まれたICと同一のICの一部を形成す
ることができる。第3図に示す各スイッチは、供給され
るパルスの周期すなわち第3図の場合はライン周期、に
比へて、第2図に示した各スイッチよりも長い導通期間
を有していることに注意されたい。これは、さもなけれ
ば、上記イΩ相弁別器1が首記制御信号を発生するため
の正しい情報を得ることができないか、または殆ど情報
をtりることかできないからである。
値を有し、またコンデンサC3は45r)Fなる容儀を
有する。しかして、第3図に示す各素子は集積化が可O
Eであり、前記同門させる回路(ライン同期回路)の他
の部分が組み込まれたICと同一のICの一部を形成す
ることができる。第3図に示す各スイッチは、供給され
るパルスの周期すなわち第3図の場合はライン周期、に
比へて、第2図に示した各スイッチよりも長い導通期間
を有していることに注意されたい。これは、さもなけれ
ば、上記イΩ相弁別器1が首記制御信号を発生するため
の正しい情報を得ることができないか、または殆ど情報
をtりることかできないからである。
なお、第2図におけるコンデンサCの容量値は重要では
なく、したがって任意の値に設定することができるので
、該コンデンサCは、フィルタ3と同一(7)ICに■
1み込むことができる。前記位相弁別器1からの同弁別
器の情報を持つフィルタ3への入力端子は、当該フィル
タ3の先にも述べた通りの高抵抗値の各抵抗を介して流
れる。したがって、これらの各抵抗を、前記位相弁別器
の情報を持つ電流源に置き換えることができることは明
かである。一方、第2図に示す発振器5には基準電圧r
efが入力され、この基準電圧が当該発振器の公称周波
数、すなわち当該位相制御ループの同期状態における周
波数を決定する。この周波数においては、この発振器は
その周波数−電圧特性の中点で動作する。また、この発
振器5用の基準電圧と同一である増幅器A2用の基準電
圧は、増幅器A2の線形範囲が該発振器5の制御範囲に
略一致するような、値に選定するのが望ましい。このよ
うにずれは、当該制御ループのロック状態における時定
数の変動が発生ずることはない。
なく、したがって任意の値に設定することができるので
、該コンデンサCは、フィルタ3と同一(7)ICに■
1み込むことができる。前記位相弁別器1からの同弁別
器の情報を持つフィルタ3への入力端子は、当該フィル
タ3の先にも述べた通りの高抵抗値の各抵抗を介して流
れる。したがって、これらの各抵抗を、前記位相弁別器
の情報を持つ電流源に置き換えることができることは明
かである。一方、第2図に示す発振器5には基準電圧r
efが入力され、この基準電圧が当該発振器の公称周波
数、すなわち当該位相制御ループの同期状態における周
波数を決定する。この周波数においては、この発振器は
その周波数−電圧特性の中点で動作する。また、この発
振器5用の基準電圧と同一である増幅器A2用の基準電
圧は、増幅器A2の線形範囲が該発振器5の制御範囲に
略一致するような、値に選定するのが望ましい。このよ
うにずれは、当該制御ループのロック状態における時定
数の変動が発生ずることはない。
なお、本発明は、以上に述べた画像表示装置におけるラ
イン同門回路の実施例にのみ限定されるものではなく、
大きな時定数を持つローパスフィルタを含みかつ発振器
用のものであれば、いかなる同期用の回路にも適用でき
ることは言うまでもない。
イン同門回路の実施例にのみ限定されるものではなく、
大きな時定数を持つローパスフィルタを含みかつ発振器
用のものであれば、いかなる同期用の回路にも適用でき
ることは言うまでもない。
第1図は、本発明を適用し得る、ローパスフィルタを含
む既知の回路を示す回路図、 第2図は、本発明による回路の一実施例を示す回路図、 第3図は、同実施例の一部の一例の詳細を示す回路図で
ある。 1・・・信号源(位相弁別器)、3・・・ローパスフィ
ルタ、5・・・発振器(ライン発振器)、6・・・パル
ス発生器(分周器)、At、 A3. A4・・・増幅
器、A2・・・演算増幅器、C,C’2・・・コンデン
サ、R’2. R’31゜R’32. R’33. R
4,R5・・・抵抗、StないしS6・・・スイ・ソチ
。 出願人 エヌ・ヘー・フィリップス・フルーイランペ
ンファブリケン 代理人 弁理士 沢 1)雅 男
む既知の回路を示す回路図、 第2図は、本発明による回路の一実施例を示す回路図、 第3図は、同実施例の一部の一例の詳細を示す回路図で
ある。 1・・・信号源(位相弁別器)、3・・・ローパスフィ
ルタ、5・・・発振器(ライン発振器)、6・・・パル
ス発生器(分周器)、At、 A3. A4・・・増幅
器、A2・・・演算増幅器、C,C’2・・・コンデン
サ、R’2. R’31゜R’32. R’33. R
4,R5・・・抵抗、StないしS6・・・スイ・ソチ
。 出願人 エヌ・ヘー・フィリップス・フルーイランペ
ンファブリケン 代理人 弁理士 沢 1)雅 男
Claims (3)
- 1.発振器を入力される同期信号に同期させる回路であ
って、前記同期信号を入力するための第1の入力端子と
前記発振器により発生された信号を入力するための第2
の入力端子とを有する位相弁別器を具備し、該位相弁別
器は更に上記2つの入力端子の信号間の位相差に依存す
る信号をローパスフィルタに供給するための出力端子を
有し、このローパスフィルタは前記位相弁別器の前記出
力端子の信号を平滑して前記発振器の制御入力端子に制
御信号を印加し、該ローパスフィルタが少なくとも第1
のスイッチとこの第1のスイッチに直列に接続された第
1のコンデンサとを有する回路において、 前記同期させる回路は、前記発振器に結合されると共に
該発振器の出力信号から取り出される周期的な制御パル
ス信号を発生するパルス発生器を有し、前記パルス状制
御信号により前記第1のスイッチを当該パルス状制御信
号の周期の多くても百分の1より短い期間導通するよう
制御することを特徴とする発振器を同期させる回路。 - 2.請求項1に記載の回路において、前記ローパスフィ
ルタの比例部分に保持回路を接続し、該保持回路により
前記第1のスイッチの導通期間中に前記ローパスフィル
タの信号を保持しかつ伝送することを特徴とする発振器
を同期させる回路。 - 3.請求項2に記載の回路において、前記保持回路は前
記パルス発生器により制御される第2のスイッチとこの
第2のスイッチに結合された第2のコンデンサとを有し
、前記第2のスイッチは前記第1のスイッチと前記第1
のコンデンサとの間の接続点に結合され、前記第1およ
び第2のスイッチは同時に導通状態まはた阻止状態にさ
れ、前記第2のコンデンサの電圧を前記発振器用の制御
信号とすることを特徴とする発振器を同期させる回路。 4、請求項1に記載の回路において、前記パルス発生器
により発生される前記パルス状制御信号が、前記発振器
の出力信号から周波数分周により取り出されることを特
徴とする発振器を同期させる回路。 5、請求項1に記載の回路において、前記第1のコンデ
ンサが、その一端において増幅器の第1の入力端子に接
続される一方その他端において同増幅器の出力端子に接
続され、該増幅器の第2の入力端子が基準電圧点に接続
されていることを特徴とする発振器を同期させる回路。 6、請求項5に記載の回路において、前記発振器には該
発振器により発生される信号の公称周波数を決定するた
めの第2の基準電圧が印加されるようにし、この第2の
基準電圧が前記増幅器用の基準電圧と同一の電圧である
ことを特徴とする発振器を同期させる回路。7、請求項
1に記載の回路において、前記位相弁別器を切り換える
スイッチ手段かまたは前記第1のスイッチのスイッチン
グモードを切り換えるスイッチ手段を設けたことを特徴
とする発振器を同期させる回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8800852 | 1988-04-05 | ||
NL8800852 | 1988-04-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0213132A true JPH0213132A (ja) | 1990-01-17 |
Family
ID=19852058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1077950A Pending JPH0213132A (ja) | 1988-04-05 | 1989-03-29 | 発振器を同期させる回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US4937538A (ja) |
EP (1) | EP0336496A1 (ja) |
JP (1) | JPH0213132A (ja) |
KR (1) | KR890016746A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5146187A (en) * | 1991-07-01 | 1992-09-08 | Ericsson Ge Mobile Communications Inc. | Synthesizer loop filter for scanning receivers |
GB9415185D0 (en) * | 1994-07-28 | 1994-09-21 | Thomson Consumer Electronics | Fast acting control system |
JP4420156B2 (ja) * | 2000-06-14 | 2010-02-24 | 日本電気株式会社 | 半導体装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5827438A (ja) * | 1981-08-12 | 1983-02-18 | Fujitsu Ltd | Pll回路 |
US4535358A (en) * | 1982-04-13 | 1985-08-13 | U.S. Philips Corporation | Line synchronizing circuit for a picture display devices and picture display device comprising such a circuit |
US4829268A (en) * | 1988-05-12 | 1989-05-09 | Hughes Aircraft Company | Loop filter for frequency multiplying phase locked loop |
-
1989
- 1989-03-10 US US07/321,605 patent/US4937538A/en not_active Expired - Fee Related
- 1989-03-29 JP JP1077950A patent/JPH0213132A/ja active Pending
- 1989-03-30 EP EP89200805A patent/EP0336496A1/en not_active Withdrawn
- 1989-04-03 KR KR1019890004339A patent/KR890016746A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
KR890016746A (ko) | 1989-11-30 |
EP0336496A1 (en) | 1989-10-11 |
US4937538A (en) | 1990-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3805091A (en) | Frequency sensitive circuit employing variable transconductance circuit | |
US2762873A (en) | Transistor bias circuit with stabilization | |
JPS63198408A (ja) | バイアス回路 | |
US3435375A (en) | Controller having fet bridge circuit | |
US5416691A (en) | Charge pump circuit | |
DE2540867A1 (de) | Temperaturkompensierte emittergekoppelte multivibratorschaltung | |
JPH0213132A (ja) | 発振器を同期させる回路 | |
JPS5922433A (ja) | 温度補償用回路 | |
US3614475A (en) | Phase shift circuit apparatus | |
US4468636A (en) | Low temperature coefficient wide band-width voltage controlled oscillator | |
US4596956A (en) | Current amplifiers | |
JPH0246088Y2 (ja) | ||
US4343219A (en) | Delay line oscillator | |
US3566301A (en) | Multivibrator with linearly variable voltage controlled duty cycle | |
JPS5894219A (ja) | フイルタ回路 | |
US3826999A (en) | Fsk oscillator | |
US6091308A (en) | Rapid response oscillator with current-controlled frequency | |
US3736529A (en) | Electrical circuit for generating precise high frequency oscillation intermittently modulatable in frequency | |
JP3232743B2 (ja) | フィルタ自動調整回路および基準電流発生回路 | |
JPS6236333Y2 (ja) | ||
JPS632416A (ja) | 局部発振装置 | |
KR0134577B1 (ko) | 증폭기 | |
JP3123581B2 (ja) | 高速複合反転増幅器 | |
IL24440A (en) | Amplitude stabilized oscillation generators | |
JPS6314438B2 (ja) |