JPH02128600A - 擬似ステレオ信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。

Ａ　産業上の利用分野 Ｂ　発明の概要 Ｃ従来の技術 発明が解決しようとする課題 課題を解決するための手段（第１図） 作用 実施例 Ｇ＋　実施例の全体の構成（第４図） Ｇ２実施例の要部の構成（第１図、第２図）Ｇ３実施例
の他の要部の構成（第３図）Ｇ４実施例の要部の動作（
第１図、第２図）Ｇ５実施例の他の要部の動作（第３図
）発明の効果 Ａ　産業上の利用分野 本発明は、ゲーム機等に好適な、擬似ステレオ信号発生
装置に関する。

Ｂ　発明の概要 本発明は、擬似ステレオ信号発生装置において、特定ビ
ットを位相情報をする左及び右チャンネルのデジタル音
量係数を複数のデジタル音声信号にそれぞれ乗算するこ
とにより、簡単な構成で、各再生音像を広範囲に移動さ
せることができて、多彩な音響効果が得られるようにし
たものである。

Ｃ従来の技術 従来、ゲーム機の効果音の音源または電子楽器の音源と
して、例えば方形波信号をそれぞれ分周比及びデユーテ
ィ比が異なる複数のプリセット分周器に供給し、各分周
器から出力される個々の音源信号（いわゆるボイス）を
適宜のレベルで合成するものがあった。原発振波形とし
ては、３角波、正弦波等も用いられる。

また、楽音の場合、例えばピアノやドラムのように、楽
器によっては、全発音期間がアタック、デイケイ、サス
ティン及びリリースの４区間に分けられ、各区間で信号
の振幅（レベル）が特有の変化状態を呈するものがあり
、これに対応するため、各ボイスの信号レベルが同様に
変化するように、いわゆるＡＤＳＲ制御が行なわれる。

一方、電子楽器用の音源として、正弦波信号を低周波数
の正弦波信号で周波数変調（ＦＭ）した、いわゆるＦＭ
音源が知られており、変調度を時間の函数として、少な
い音源で多種多様の音声信号（本明細書ではオーディオ
信号を意味する）を得ることができる。

なお、効果音の音源としてノイズが用いられることがあ
る。

Ｄ　発明が解決しようとする課題 前述のようないわゆる電子音源を用いて、現実の各種楽
器の音を再現するためには、極めて複雑な信号処理が必
要であり、回路規模が大きくなるという問題があった。

近時、この問題を解消するために、現実の各種楽器の音
をデジタル録音して、これをメモリ（ＲＯＭ）に書き込
んでおき、このメモリから所要の楽器の信号を読み出す
ようにした、いわゆるサンプラ音源が賞月されるように
なった。

このサンプラ音源では、メモリの容量を節約するために
、デジタル音声信号はデータ圧縮されてメモリに書き込
まれ、メモリから読み出された圧縮デジタル信号は伸長
処理されて原デジタル音声信号に復する。

また、各楽器毎に特定の高さ（ピッチ）の音の信号だけ
をメモリに書き込んでおき、メモリから読み出した信号
をピッチ変換処理して、所望の高さの音の信号を得るよ
うにしている。

更に、フォルマントと呼ばれる、各楽器に特有な発音初
期の信号波形はそのままメモリに書き込まれるが、基本
周期の繰返し波形となる部分はその１周期分だけ書き込
まれ、繰返して読み出される。

これらの信号処理は、当然にデジタル処理であるが、簡
単のために、本明細書ではそれぞれアナログ信号処理機
能で表現する。

ところで、上述のようなサンプラ音源で、より多彩な音
響効果を得るべく、各ボイスをステレオ化しようとする
と、回路規模が大きくなり、構成が複雑化するという問
題が生ずる。

かかる点に鑑み、本発明の目的は、回路規模が小さく、
構成が簡単で多数ボイスのステレオ化の可能な擬似ステ
レオ信号発生装置を提供するところにある。

Ｅ　課題を解決するための手段 本発明は、デジタル音声信号を左及び右チャンネルの音
１制御手段に共通に供給するようにした擬似ステレオ信
号発生装置において、左及び右チャンネルにそれぞれ乗
算器を設け、この乗算器にデジタル音声信号を共通に供
給すると共に、特定ビットを位相情報とする左及び右チ
ャンネルのデジタル音量係数を乗算器にそれぞれ供給す
るようにした擬似ステレオ信号発生装置である。

Ｆ　作用 かかる構成によれば、小規模の回路による簡単な構成で
各音源信号のステレオ化が可能となり、多彩な音響効果
が得られる。

Ｇ　実施例 以下、第１図〜第４図を参照しながら、本発明による擬
似ステレオ信号発生装置の一実施例について説明する。

Ｇ１　実施例の全体の構成 本発明の一実施例の全体の構成を第４図に示す。

第４図において、（１）は外部に設けられた音源ＲＯＭ
であって、前述のようにデジタル録音された、例えば１
６ビツトの各種楽器の多様なデータが準瞬時圧縮されて
、例えば４ビツトにビット・レート低Ｍ（ＢＲＲエンコ
ード）され、ブロック化されて格納される。

（１０）はデジタル信号処理装置（ＤＳＰ）を全体とし
て示し、信号処理部（１１）及びレジスタＲＡＭ（１２
）が含まれる。ＲＯＭ　（１）の各種音源データのうち
の所望のデータが、ＣＰ　Ｕ（１３）に制御されて、信
号処理部（１１）を経由して外部ＲＡＭ（１４）に転送
される。この外部ＲＡ　Ｍ（１４）は例えば６４ｋＢの
容量を有し、音源データの他に、ＣＰ　Ｕ　（１３）の
プログラムも書き込まれ、それぞれ時分割で用いられる
。

同様に各種制御データ等が格納されたレジスタＲΔＭ（
１２）も信号処理部（１１）及びＣＰ　Ｕ（１３）の双
方からそれぞれ時分割で用いられる。

外部ＲＡ　Ｍ（１４）から読み出された音源データは、
信号処理部（１１）において、前述のＢＲＲエンコード
と逆のＢＲＲデコード処理により、もとの音源データに
復した後、必要に応じて、さきに述べたようなＡＤＳＲ
処理、ピッチ変換等の各種処理を施される。処理後のデ
ジタル音声信号は、Ｄ−Ａ変換器（２Ｌ）及び（２Ｒ）
を介して、スピーカ（３Ｌ）及び（３Ｒ）にそれぞれ供
給される。

Ｇ２実施例の要部の構成 本発明の一実施例の要部の構成を第１図及び第２図に示
す。

本実施例では”Ａ、”Ｂ・・・・Ｈの８ボイスをそれぞ
れ左及び右の２チヤンネルに合成して出力するようにな
されており、各ボイス及び各チャンネルのデジタル音声
信号はそれぞれ時分割で演算処理されるが、説明の便宜
上、第１図及び第２図では各ボイス毎及び各チャンネル
毎にそれぞれ同じ構成の仮想的ハードウェアを設けであ
る。

第１図において、（２ＯＡ）、　（２０Ｂ）・・・・（
２ＤＨ）　　はそれぞれボイス＃Ａ、　　ボイスｔｌＢ
・・・・ボイス＃Ｈに対する信号処理部であって、外部
ＲＡＭ（１４）の端子（１５）に供給される音源選択デ
ータＳＲＣ，〜ｈによって音源データ格納部（１４Ｖ）
から読み出された所望の音源データがそれぞれ供給され
る。

信号処理部（２ＯＡ）　　に供給された音源データは、
スイッチＳｌａを介して、ＢＲＲデコーダ（２１）に供
給されて、前述のようにデータ伸長され、バッファＲＡ
　Ｍ（２２）を介して、ピッチ変換回路（２３）に供給
される。スイッチＳｌａには、端子（３１ａ）及び（３
２ａ）　　を介して、レジスタＲＡＭ（１２）（第４図
参照）から制御データＫＯＮ　（キーオン）及びに○Ｆ
（キーオフ）が供給されて、その開閉が制御される。ま
た、ピッチ変換回路（２３）には、演算パラメータ等の
制御回路（２４）及び端子（３３ａ）　　を経て、レジ
スタＲＡ　Ｍ（１２）からピッチ制御データＰ（Ｈ）。

Ｐ　（Ｌ）　　が供給されると共に、制御回路（２４）
には、端子（３４ａ）　　及びスイッチＳ２ａを経て、
例えばボイス＃Ｈのような他のボイスの信号が供給され
る。

スイッチ３２ａには、端子（３５ａ）　　を介して、レ
ジスタＲＡＭ（１２）から制御データＦＭＯＮ（ＦＭオ
ン）が供給されて、その接続状態が制御される。

ピッチ変換回路（２３）の出力が乗算器（２６）に供給
されると共に、レジスタＲＡＭ（１２）からの制御デー
タＥＮｖ（エンベロープ制御）及びＡＤＳＲ（ＡＤＳＲ
制御）　が、それぞれ端子（３６ａ）　　及び（３７ａ
）　　、制御回路（２７）及び（２８）と切換スイッチ
Ｓ３ａとを経て乗算器（２６）に供給される。スイッチ
Ｓ３ａの接続状態は制御データＡＤＳＲの最上位ビット
によって制御される。

なお、効果音源としてノイズを用いる場合、図示は省略
するが、例えばＭ系列のノイズ発生器の出力がピッチ変
換回路（２３）の出力と切り換えられて乗算器（２６）
に供給される。

乗算器（２６）の出力が第２及び第３の乗算器＜２９１
）及び（２９ｒ）　　に共通に供給されると共に、レジ
スタＲＡＭ（１２）からの制御データＬＶＬ　（左音量
）及びＲＶＬ　（右音量）が、それぞれ端子（３８ａ）
　及び（３９ａ）　を介して、乗算器（２９１＞　及び
（２９ｒ）　　に供給される。

乗算器（２６）の出力の瞬時値０ＵＴＸが、端子（４１
ａ）を経て、レジスタＲＡＭ（１２）に供給されると共
に、信号処理部（２０Ｂ）　　の端子（３４ｂ）　　に
供給される。スイッチＳｓａの出力の波高値ＢＮＶＸが
、端子（４２ａ）　　を経て、レジスタＲＡＭ（１２）
に供給される。

また、破線で示すように、信号処理部（２ＯＡ）　　の
端子（４１ａ）　　の出力を、信号処理部（２０Ｂ）　
　の端子（３６ｂ）　　に供給することもできる。

レジスタＲＡＭ（１２）上の各制御データのマツプを次
の第１表及び第２表に示す。

第１表の制御データは各ボイス毎に用意される。

第２表の制御データは８ボイスに共通に用意される。ア
ドレスＯＤ以下の制御データは以下に説明する第２図に
関するものである。なお、各レジスタはそれぞれ８ビツ
トである。

第２表 第２図において、（５０Ｌ）及び（５０Ｒ）　　はそれ
ぞれ左チャンネル及び右チャンネルの信号処理部であっ
て、第１図の信号処理部（２ＯＡ）　　の第２の乗算器
（２９１）　の出力が、端子ＴＬ、を経て、左チヤンネ
ル信号処理部（５０Ｌ）　　の主加算器（５１ｍｌ＞に
直接に供給されると共に、スイッチｓｉａを介して、副
加算器（５１ｅ１）に供給され、第３の乗算器（２９ｒ
）　　の出力が、端子ＴＲ，を経て、右チヤンネル信号
処理部（５０Ｒ）　　の主加算器（５１ｍｒ）に直接に
供給されると共に、スイッチＳＳａを介して、副加算器
（５１ｅｒ）に供給される。

以下同様に、ボイス＃Ｂ−”Ｈの信号処理部（２０８ン
〜（２０）１）　の各出力が左及び右チャンネルの信号
処理部（５０Ｌ）　　及び（５０Ｒ）　　の各加算器（
５１ｍｊ２）、　（５１ｅｊり及び（５１ｍｒ＞、　（
５１ｅｒ）　　に供給される。

両信号処理部（５０Ｌ＞、　（５０Ｒ）　　の同じボイ
スに対応するスイッチ５４ａｎ　　Ｓ５ａ　ｌ　Ｓｎｂ
、　　Ｓｓｂ・・・・５４１１１ＳＳｈには、端子（６
１ａ）、　（６１ｂ）　＝　・・（６１ｈ）　を介して
、レジスタＲＡＭ（１２）から制御データＥＯＮ、（エ
コーオン）、ＥＯＮｂ・・・・Ｅ　ＯＮ　ｈが供給され
、それぞれ連動して開閉される。

主加算器（５１１１１ｊｌりの出力が乗算器（５２）に
供給されると共に、レジスタＲＡＭ（１２）からの制御
データＭＶＬ（主音量）が端子（６２）を介して乗算器
（５２）に供給され、乗算器（５２）の出力が加算器（
５３）に供給される。

一方、副加算器（５１ｅ１’）の出力は、加算器（５４
）、外部ＲＡＭ（１４）の左チャンネル・エコー制御部
（１４Ｂｌ）及びバッファＲＡ　Ｍ（５５）を介して、
例えば有限インパルス応答（Ｆ　Ｉ　Ｒ）フィルタのよ
うなデジタル低域フィルタ（５６）に供給される。エコ
ー制御部（１４ＢＪ）には、端子（６３）及び（６４）
を介して、レジスタＲＡＭ（１２）からの制御データＥ
ＳＡ　（エコースタートアドレス）及びＥＤＬ　（エコ
ーデイレイ）が供給される。

低域フィルタ（５６）には、端子（６６）を介して、レ
ジスタＲＡ　Ｍ（１２）から係数データＣ０〜Ｃ１が供
給される。

低域フィルタ（５６）の出力が、乗算器（５７）を介し
て加算器（５４）にフィードバックされると共に、乗算
器（５８）に供給される。両乗算器（５７）及び（５８
）には、それぞれ端子（６７）及び（６８）を介して、
レジスタＲＡ　Ｍ（１２）からの制御データＥＦＢ　（
エコーフィードバック）及びＥＶＬ　（エコー音量）が
供給される。

乗算器（５８）の出力は、加算器（５３）に供給されて
、主加算器（５２）の出力と合成され、オーバサンプリ
ングフィルタ（５９）を介して、出力端子Ｌｏｕｔ　に
導出される。

なお、第２図の外部ＲＡ　Ｍ（１４Ｆ、Ｉり及び（１４
εｒ）は、第１図の外部ＲＡＭ（１４Ｖ）と同様に、そ
れぞれ前出第４図の外部ＲＡＭ（１４）の一部分であっ
て、各ボイス毎及び各ヂャンネル毎に時分割で用いられ
る。

また、第１図のバッファＲＡ　Ｍ（２２＞及び第２図の
バッファＲＡ　Ｍ（５５）も、主逆と同様に、時分割で
用いられる。

Ｇ３実施例の他の要部の構成 本発明の一実施例の擬似ステレオに関する演算部の構成
を第３図に示す。この第３図において前出第１図及び第
４図に対応する部分には同一の符号を付ける。

第３図において、（７１）は乗算器であって、バス（７
２）を介して、ＹＯレジスタ（８５）の出力が供給され
ると共に、バス（７３）を介して、レジスタＲＡＭ（１
２）の出力が供給される。乗算器（７１）の出力がＣレ
ジスタ（８２）に供給される。レジスタ（８２）の出力
が、オーバーフローリミッタ（８３）及びレベルシフタ
（８４）を介して、Ｙｏ　レジスタ（８５）及びＹｌ　
　レジスタ（８６）に共通に供給される。レジスタ（８
５）の出力は、上述のようにバス（７２）を介して、乗
算器（７１）に供給され、レジスタ（８６）の出力が外
部に導出される。

Ｇ４　実施例の要部の動作 次に、本発明の一実施例のうち、第１図及び第２図に示
した要部の動作について説明する。

音源データ格納部（１４Ｖ）　　には、例えばピアノ、
サキソホン、シンバル・・・・のような各種楽器の音源
データが０〜２５５０番号を付けて格納されており、音
源選択データＳＲＣ，〜ゎによって選択された８個の音
源データが、各ボイスの信号処理部（２０＾）　〜（２
０）１）　　において、時分割でそれぞれ所定の処理を
施される。

本実施例において、サンプリング周波数ｆ、は例えば４
４．１ｋＨｚ　に選定され、１サンプリング周期（１／
　ｆ　ｓ）　　内に８ボイス及び２チヤンネルで例えば
合計１２８サイクルの演算処理が行なわれる。１演算サ
イクルは例えば１７０ｎＳｅｃ　となる。

本実施例において、各ボイスの発音の開始（キーオン）
と停止（キーオフ）とを示すスイッチＳｌａ〜Ｓｌｈの
制御は、通常とは異なり、別々のフラグを用いて行なわ
れる。即ち、制御データＫＯＮ（キーオン）及びＫＯＦ
　（キーオフ）が別々に用意される。面制御データはそ
れぞれ８ビツトであって、別々のレジスタに書き込まれ
る。各ピッ）Ｄｏ〜Ｄ、が各ボイス＄Ｉ　Ａ、材Ｈのキ
ーオン、キーオフにそれぞれ対応する。

これにより、使用者（ソフトハウス）はキーオン、キー
オフしたいボイスだけにフラグ１”を立てればよく、従
来のように、例えば個々の音符ごとに、変更しないビッ
トを一旦バッファレジスタに書き込むプログラムを作製
するという煩わしい作業が必要なくなる。

前述のように、本実施例では”ＡｘｌｌＨの８ボイスを
時分割で信号処理するため、ピッチ変換回路（２３）に
おいては、前後各４サンプルの入力デー夕に基いて補間
演算、即ちオーバーサンプリングを行な、）、人力デー
タと同一のサンプリング周波数ｆ、でピッチ変換を行っ
ている。所望のピッチは制御データＰ　（Ｈ）　及びＰ
　（Ｌ）　で表わされる。

なお、このＰ　（Ｌ）　　の下位ビットを０にすれば、
補間データの不均一な間引きを回避することができて、
ピッチの細かい揺らぎが発生せず、高品質の再生音が得
られる。

端子（３５ａ）　　からの制御データＦＭＯＭにより、
スイッチ３２ａが閉成されると、前述のように端子（３
４ａ）に供給される、例えばボイス＃Ｈの音声信号デー
タがピッチ制御データＰ　（Ｈ）、　Ｐ　（Ｌ）　　に
代入されたようになって、ボイスｌＩＡの音声信号が周
波数変調（ＦＭ）される。

これにより、変調信号が例えば数ヘルツの超低周波の場
合は被変調信号にビブラートがかかり、可聴周波の変調
信号の場合は被変調信号の再生音の音色が変化して、特
別に変調専用の音源を設けずとも、サンプラ方式でＦＭ
音源が得られる。

なお、制御データＦ　Ｍ　ＯＮは、前述のＫＯＮと同様
に８ビツトのレジスタに書き込まれ、各ビットＤ　ａ　
＝　Ｄ　？がボイス＃　Ａ、＃）（にそれぞれ対応する
。

また、変調及び被変調ボイスを任意に選定可能とするた
めには、変調信号を一時的に格納するメモリが必要とな
る。本実施例では、前段のボイスの信号で次段のボイス
の信号を変調することにより、ハードウェアの構成を簡
単化している。

更に、変調信号に選定されたボイスには、乗算器（２Ｈ
）及び（２９ｒ）　　において、制御データＬＶＬ及び
ＲＶＬによりミューティングが掛けられて、音声データ
のオーバーフロー等が防止される。

、乗算器（２６）においては、制御データＥＮＶ及びＡ
ＤＳＲに基いて、ピッチ変換回路（２３）の出力信号の
レベルが時間的に制御される。

即ち、制御データＡＤＳＲのＭＳＢが“１”の場合、ス
イッチ３３ａは図示の接続状態となってＡＤＳＲ制御が
行なわれ、制御データＡＤＳＲのＭＳＢが“０”の場合
にはスイッチ３３ａが図示とは逆の接続状態となってフ
ェーディング等のエンベロープ制御が行なわれる。

このエンベロープ制御は、制御データＥＮＶの上位３ビ
ツトにより、直接指定、直線または折線フェードイン、
直線または指数フェードアウトの５モードを選択するこ
とができ、各モードの初期値には現在の波高値が採用さ
れる。

折線フェードインモードでは、Ａ［ｌ、　ＢＯ，ｋをそ
れぞれ正の定数として、３回の演算が必要な、本来の ｙ＝Ａｏ−Ｂｏ−ｅｘｐ（−ｋｔ）　　・・・・・・（
１）の形の指数的なレベル上昇特性が、１回の演算で事
足りる、急及び緩の２種の勾配の折線で近似される。

この場合、０〜３７４　レベルの区間の勾配と、３７４
〜ｌレベルの区間の勾配を４：１に選定することにより
、（１）式との近似度の良好な、折線のレベル上昇特性
が得られる。

指数フェードアウトモードでは、 Ｖ　＝　Ａｏ　−ｅｘｐ　（−ｋｔ）　　　　　　”　
・・＝（２）の形の指数的なレベル降下特性となる。

また、ＡＤＲ３制御の場合、信号レベルは、アクツり区
間でのみ直線的に上昇し、デイケイ、サスティン及びリ
リースの３区間では指数的に下降する。

そして、フェードイン及びフェードアウトの時間長は、
制御データＥＮＶの下位５ビツトで指定されるパラメー
タ値に応じて各モード毎に適宜に設定される。

同様に、アタック及びサスティンの時間長は制御データ
ＡＤＳＲ（２）の上位及び下位の各４ビツトで指定され
るパラメータ値に応じて設定され、サスティンレベルと
、デイケイ及びリリースの時間長とは、制御データＡＤ
ＳＲ（１）の各２ビツトで指定されるパラメータ値に応
じて設定される。

、本実施例では、演算回数を減するため、上述のように
、ＡＤＳＲモードのアタック区間に台いて、信号レベル
が直線的に上昇するようになっているが、ＡＤ’ＳＲモ
ードをエンベロープモードに切換え、アタック区間に折
線フェードインモードを対応させると共に、デイケイ、
サスティン及びリリースの３区間に指数フェードアウト
モードを対応させて、より自然なＡＤＳＲ制御をマニュ
アルに行なうことができる。

制御回路（２７）が直接指定モードである場合、他のボ
イス、例えばＩＩＨの信号が信号処理部（２ＯＮ）の端
子（４１ｈ）から、信号処理部（２ＯＡ）　　の端子（
３６ａ）に供給されると、乗算器（２６）において、ボ
イスＨＡの音声信号がボイス＃Ｈの音声信号によって振
幅変調される。

これにより、変調信号が例えば数ヘルツの超低周波の場
合は被変調信号にトレモロがかかる等各種の演奏効果が
得られる。

また、乗算器（２６）の信号出力及びエンベロープ制御
入力をそれぞれ端子（４１ａ）　及び（４２ａ）　から
レジスタＲＡＭ（１２）に供給し、サンプル周期ごとに
書き換えることにより、例えば同じ楽器の音源データか
らそれぞれピッチが大きく異なる複数の音声信号を得る
ような場合、所定ＡＤＳＲパターンと異なる任意のエン
ベロープ特性の音声信号が得られる。

乗算器（２６）の出力信号には、第２及び第３の乗算器
（２９，ｌ）及び（２９ｒ）　　において、それぞれ音
量側御データＬＶＬ及びＲＶＬが乗算される。両制御デ
ータはそれぞれ符号つき８ビツトであって、例えばｌ　
ｓｅｃ程度の時間をかけて同符号の両制御データの一方
を増大させると共に、他方を減少させる場合、再生音の
音像が左右に配置されたスピーカ（３Ｌ）及び（３Ｒ）
の間を移動する、いわゆるパン効果が得られる。

また、両制御データを異符号とした場合は、再生音像が
両スピーカ間の範囲を越えて移動することが可能となる
と共に、適宜の装置を付加することにより、再生音像を
後方に定位させることも可能となる。

第２図の信号処理部（５０Ｌ）　及び（’５０Ｒ＞　　
においては、スイッチＳ　４！Ｉｔ　　Ｓ　Ｓａ　＋〜
Ｓ４’ｈ、　　ｓｓｈが端子（６１ａ’）　〜（６１ｈ
）　からの制御データＥＯＮ（ＥＯＮ。

〜Ｅ、ＯＮｈ）　　によりそれぞれ閉成されて、エコー
をかけるべきボイスが選択される。制御データＥＯＮは
前出第２表に示すように、８ビツトのレジスタに書き込
まれる。

副加算器（５１ｅｊｌり）　　から出力される各ボイス
に付与されるエコーの遅延時間は、端子（６４）からエ
コー制御部（１４Ｂｊ２）に供給される制御データＥＤ
Ｌによって、例えば０〜２５５ｍ５ｅｃの範囲で左右の
チャンネルで等しく指定される。また、先行及び後続エ
コーの振幅比は、端子（６７）から乗算器（５７）に供
給される、符号付８ビツトの制御データＥＦＢにより左
右のチャンネルで同相に設定される。

なお、端子（６３）からの制御データＥＳＡは、外部Ｒ
Ａ　Ｍ（１４）のうち、エコー制御に用いる部分の先頭
アドレスの上位８ビツトを与える。

また、ＦＩＲフィルタ（５６）には、端子（６６）から
符号付８ビツトの係数Ｃ８−０７が供給されて、聴感上
、自然なエコー音が得られるように、フィルタ（５６）
の通過特性が設定される。

上述のようにして得られたエコー信号は、乗算器（５８
）において制御データＥＶＬを乗算されて、乗算器（５
２）において制御データＭＶＬを乗算された主音声信号
と加算器（５３）で合成される。両制御データＭＶＬ及
びＥＶＬは、いずれも符号なし８ビツトであって、相互
に独立であり、左右のチャンネルについてもそれぞれ独
立である。

これにより、主音声信号、エコー信号をそれぞれ独立に
レベル制御することができて、原音響空間をイメージさ
せるような、臨場感に富む再生音場を得ることができる
。

Ｇ５実施例の他の要部の動作 次に、本発明の一実施例のうち第３図に示した要部の動
作について説明する。

例えばボイス＃Ａの左チヤンネル音量制御の場合、レジ
スタＲＡ　Ｍ（１２）からの左音量制御係数［ＬＶＬ）
と、Ｙｏ　レジスタ（８５）からの信号データＸ。とが
乗算器（７１）において乗算される。また、右チヤンネ
ル音量制御の場合、レジスタＲＡＭ（１２）からの右音
量制御係数（ＲＶＬ）と、Ｙｏ　　レジスタ（８５）か
らの信号データＸ。とが乗算器（７１）において乗算さ
れる。

各演算シーケンスは次の（３）式及び（４）式のように
表わされる Ｘ８〔ＬＶＬ〕＋ｘＬＩ−１→ＸＬム・・・・・・（３
）ｘ、　　［ＲＶＬ］　＋Ｘ１ｌＩ−１→ＸＲＩ　”・
・・・（４）他のボイス”Ｂ−”Ｈについても、上述と
同様に、左及び右チャンネルの音量制御が行なわれる。

本実施例では、前述したように、各ボイスの左右の音量
制御データを符号付８ビツトとしており、各ボイスの再
生音像を広範囲に移動させることができる。そして、負
の制御データは２の補数の形式で表わされ、演算回数の
減少が図られている。

以上、本発明をサンプル音源に適用した実施例について
説明したが、本発明は任意の音源に適用することができ
る。

Ｈ発明の効果 以上詳述のように、本発明によれば、特定ビットを位相
情報とする左及び右チャンネルのデジタル音量係数を複
数のデジタル音声信号にそれぞれ乗算するようにしたの
で、簡単な構成で、各再生音像を広範囲に移動させるこ
とができて、多彩な音響効果を奏する擬似ステレオ信号
発生装置が得られる。

【図面の簡単な説明】

第１図及び第２図は本発明による擬似ステレオ信号発生
装置の一実施例の要部の構成を示すブロック図、第３図
は本発明の一実施例の他の要部の構成を示すブロック図
、第４図は本発明の一実施例の全体の構成を示すブロッ
ク図である。 （１０）はデジタル信号処理装置、（１２）はレジスタ
ＲＡＭ、（１４Ｖ）　　は音源データ格納部、（１４ε
ｌ）。 （１４Ｂｒ）はエコー制御部、（２ＯＡ）、（２０Ｂ）
　　−・・−（２０Ｈ）。 （５０Ｌ）、　（５０Ｒ）　　は信号処理部、（２２）
はＲＡＭ、（２３）はピッチ変換回路、（２４）、ｔ２
：出（２７）、　（２８）　　は制御回路、（２６）、
　（２Ｈ）、　（２９ｒ）、　（５２）、　（５７）、
　（５８）、　（７１）は乗算器、（５１ｎ＋１）、　
（５１ｍｒ）　　は主加算器、（５１ｅｆ）。 （５１６ｒ）は副加算器である。 代　　理　　人　　　　　伊　　藤　　　　　真向 松 隈 秀 盛

Claims (1)

1. 【特許請求の範囲】 デジタル音声信号を左及び右チャンネルの音量制御手段
   に共通に供給するようにした擬似ステレオ信号発生装置
   において、 上記左及び右チャンネルにそれぞれ乗算器を設け、 この乗算器にデジタル音声信号を共通に供給すると共に
   、 特定ビットを位相情報とする左及び右チャンネルのデジ
   タル音量係数を上記乗算器にそれぞれ供給するようにし
   たことを特徴とする擬似ステレオ信号発生装置。