JPH02128261A - 入出力システムエリアエラー処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術と発明が解決しようとする課題課題を解決す
るための手段 作用 実施例 発明の効果 〔概要〕 主記憶（ＭＳＵ）上に、ソフトウェアからアクセスでき
ないハードウェア専用の領域（ＨＳＡ）が割付けられて
おり、更に、該ハードウェア専用の領域（ＨＳＡ）内に
、入出力の制御データ領域（［０５Ａ）が存在する計算
機システムにおけるｌ０５Ａ工ラー処理方式中央処理装
置（ＣＰＵ）からの入出力システムエリア（ＩＯＳＡ）
へのアクセスでエラーが検出されたときのエラー処理を
、高速に、且つ、確実に行い１、計算機システムの信頼
度を向上させることを目的とし、 中央処理装置（ＣＰＵ）　、チャネルプロセッサ（Ｃ）
ＩＰ）の双方が、入出力処理の実行の為に上記入出力の
制御データ領域（ＩＯＳＡ）をアクセスする機構と、上
記ハードウェア専用の領域（ＨＳＡ）内に、ソフトウェ
ア■からは不可視であって、アーキテクチャ上はハード
ウェア構造として動作し、ハードウェアを支援する為の
プログラム（ファームウェア）手段を有する計算機シス
テムにおいて、上記中央処理装置（ＣＰ［Ｉ）が上記人
出力の制御データ領域（ＩＯＳＡ）をアクセスして、メ
モリエラーを検出したとき、上記中央処理装置（ＣＰＵ
）によるエラー報告から、上記プログラム手段が該エラ
ーの発生した上記人出力の制御データ領域（ＩＯＳＡ）
内の制御ブロックを特定し、該エラーに対する特定の後
処理を実行後、上記チャネルプロセッサ（ＣＨＰ）が生
成する形式のエラー報告（ＣＥＷ）を生成してソフトウ
ェア■に、マシンチエツク割込み手段で通知するように
構成する。

〔産業上の利用分野〕

本発明は、主記憶（ＭＳＵ）上に、ソフトウェアからア
クセスできないハードウェア専用の領域（ＨＳＡ）が割
付けられており、更に、該ハードウェア専用の領域（Ｈ
ＳＡ）内に、入出力の制御データ領域（ＩＯＳＡ）が存
在する計算機システムにおけるｌ０ＳＡエラー処理方弐
に関する。

一般に、計算機システムにおいては、主記憶上に、ソフ
トウェアからはアクセスできないハードウェア専用の領
域（以下、）ＩＳＡという）が割付けられており、該ハ
ードウェア専用の領域（ＨＳＡ）内に人出力の制御デー
タ領域（入出力システムエリア　（以下、＋０３Δとい
う））が存在する場合がある。

このような計算機システムにおいて、中央処理装置（Ｃ
Ｐ［Ｉ）が該１０ＳＡ　ＲＭ域をアクセスしてエラーを
検出したとき、該１０５Ａ　ｊｌ域がＨ３Ａ内にあるこ
とから、アーキテクチャとして規定されておらず、ソフ
トウェアからは該エラー領域（例えば、制御ｎブロック
）を特定して、対応する入出力処理を中断、再開処理す
る等のエラー処理ができず、エラーの侭に放置され、ダ
ウン期間の長いシステムダウンとなる危険があり、計算
機システムの信軌度が低下する為、このような場合にも
、リカバリの早いエラー処理が必要とされていた。

〔従来の技術と発明が解決しようとする課題〕第２図は
従来の入出力システムエリアエラー処理を説明する図で
ある。

前述のように、主記憶（ＭＳＵ）　２上に、ソフトウェ
ア■からアクセスできないｌｌ５Ａ　２ａが割付けられ
ており、更に、該１１ｓＡ　２ａ内に、　ｌ０５Ａ　２
１が存在する計算機システムにおいては、該１０５Ａ　
２１内に入出力実行キュー２５．或いは、入出力割込み
キュー２６が設けられており、中央処理装置（ＣＰＵ）
　１が、特定の命令、例えば、スタートサブチャネル（
ＳＳＣＨ）命令、ホルトサブチャネル（ＩＩＳＣ）Ｉ）
命令等を実行するとき、上記１０５Ａ　２１内の入出力
実行キュー２５に入出力要求をキューイングし、クリア
ザブチャネル（ＣＳＣＨ）、テストベンディング割込み
（ＴＰＩ）命令等を実行するときには、上記入出力割込
みキュー２６から、一つ宛先類から、或いは、該当する
割込み要求を刈り取る処理を実行し、その時に、該ｌ０
８Ａ　２１内のサブチャネルブロック（ＳＣＢ）等をア
クセスする。

このとき、該中央処理装置（ＣＰＵ）　１が該１０ＳＡ
２１に対するメモリエラーを検出した場合、そのエラー
に対する後処理と、ソフトウェア■への報告方法は、同
じエラーをチャネルプロセッサ（ＣＯＰ）３が検出した
場合の後処理、及び報告方法とは異なっていた。以下、
更に、具体的に説明する。

（１）中央処理装置（ＣＰＵ）により、ＩＯ３Ｏ３子メ
モリエラー出された場合： ａ）　後処理； 特に、該１０ＳＡメモリエラー（例えば、サブチャネル
制御ブロック（ＳＣＢ）の２ビツトエラー等）に関連す
る入出力処理に対する後処理（該エラの発生したサブチ
ャネル制御ブロック（ＳＣＢ）の修復、又は、初期化、
或いは、必要ならば、対応する入出力装置（Ｉｌｏ）の
入出力動作の中断、再開処理等）は行われず、該１０５
Ａ　２１内でメモリエラーの発生した制御ブロック（上
記、サブチャネル制御ブロック（ＳＣＢ）等）は、エラ
ーを保持した侭、残されていた。

ｂ）ソフトウェアへのエラー報告： 上記、中央処理装置（ＣＰＵ）　　１によるｌ０ＳＡメ
モリエラーは、メモリエラー、又は、入出力割込みの異
常終了としてソフトウェア■に報告され、追加情報とし
て故障メモリアドレスが、主記憶（ＭＳυ）２の特定の
領域に格納されていた。

上記１０ＳＡ　２１は各計算機システムのモデル固有の
ものであり、アーキテクチャとしては規定されていない
ので、ソフトウェア■はＢｇ　ｌ０ＳＡ　２１の内部構
造を意識していす、上記故障メモリアドレスのみでは、
該ソフトウェア■では、該異常の検出された制御ブロッ
クに対応する入出力処理の構成要素（上記、５ＣＢ）を
特定することができなかった。

従って、該異常の検出された入出力構成要素（ＳＣＢ）
に対する処理の中断、或いは、再実行も行われず、シス
テムダウンに繋がる危険があった。

（２）チャネルプロセッサ（ＣＨＰ）により　ｌ０５Ａ
メモリエラーが検出された場合： ａ）後処理： ＩＳＡメモリエラーを検出したチャネルプロセッサ（Ｃ
ＨＰ）　３から、例えば、ＨＳＡ　２ａ内のファームウ
ェア２０が起動され、ハードウェア的に可能であるなら
ば、該）ＩＳＡメモリエラーを含む制御ブロック（ＳＣ
Ｂ）等の修復、又は、初期化を行う。

又、該制御ブロック（ＳＣＢ）の初期化が行われる場合
には、特定の専用命令（ＳＥＬＥＣＴＩＶＥ　ＲＢＳＥ
Ｔ命令）によって、対応する入出力装置（Ｉｌｏ）の入
出力動作の中断、及び初期化を行う。

ｂ）ソフトウェアへのエラー報告： ソフトウェア■に対しては、　ｌ０３Ａメモリエラとし
ては報告されず、チャネルプロセッサ（ＣＩｌＰ）　３
の制御異常、又は、入出力構成要素の異常終了割込みと
して、チャネルエラー語（ＣＥＷ）　２２等が生成、キ
ューイングされ、該チャネルエラー語（ＣＥＷ）　２２
内に、該異常のあった構成要素の番号や。

その構成要素の状態（初期化されているかどうか等）も
報告される。

ソフトウェア■は、このチャネルプロセッサ（ＣＨＰ）
　３からの入出力構成要素の異常報告を該チャネルエラ
ー語（ＣＥＷ）　２２の形で報告（具体的には、該ソフ
トウェア■内のストアＣＥＷ　（ＳＴＣＨＷ）命令によ
る読み出しによる）されると、該当構成要素に対するソ
フトウェア処理の中断、及び、可能ならば処理の再実行
を行う。

上記のように動作する為、中央処理装置（ＣＰＵ）１に
おいて、ｌ０５Ａメモリエラーを検出した場合の処理が
、チャネルプロセッサ（ＩＯＰ）　３で同じ■Ｏ５Ａメ
モリエラーを検出した場合の処理と異なり、計算機シス
テムの信顛度を低下させる要因となる問題があった。

本発明は上記従来の欠点に鑑み、主記憶（ＭＳｔｌ）上
に、ソフトウェアのからアクセスできないハードウェア
専用の領域（ＨＳＡ）が割付けられており、更に、該ハ
ードウェア専用の領域（ＨＳＡ）内に、人出力の制御デ
ータ領域（ＩＯＳ＾）が存在する計算機システムにおけ
るｌ０ＳＡ工ラー処理方式において、中央処理装置（Ｃ
ＰＵ）によるｌ０ＳＡ異常の検出時にも、チャネルプロ
セッサ（ＣＨＰ）でＩＯＳ＾異常を検出したときと同様
のエラー修復機構を動作させて、計算機システムの信鯨
性を向上させる入出力システムエリアエラー処理方式を
提供することを目的とするものである。

［課題を解決するための手段］ 上記の問題点は下記の如くに構成された入出力システム
エリアエラー処理方式によって解決される。

主記憶（ＭＳ［Ｉ）上に、ソフトウェア■からアクセス
できないハードウェア専用の領域（Ｉｓ＾）が割付けら
れており、 更に、該ハードウェア専用の領域内に、入出力の制御デ
ータ領域（ＩＯＳＡ）が存在する計算機システムであっ
て 中央処理装置（ＣＰＵ）、チャネルプロセッサ（ＣＨＰ
）の双方が、入出力処理の実行の為に上記入出力の制御
データ領域（ＩＯＳＡ）をアクセスする機構と、上記ハ
ードウェア専用の領域（Ｉ（ＳＡ）内に、ソフトウェア
■からは不可視であって、アーキテクチャ上はハードウ
ェア構造として動作し、ハードウェアを支援する為のプ
ログラム手段（ファームウェア）を備えた計算機システ
ムにおいて、上記中央処理袋Ｗ　（ＣＰＵ）が上記入出
力の制御データ領域（ＩＯＳＡ）をアクセスして、メモ
リエラーを検出したとき、 上記中央処理装置（ＣＰＵ）によるエラー報告から、上
記プログラム手段が該エラーの発生した上記入出力の制
御データ領域（ＩＯＳＡ）内の制御ブロックを特定し、
該エラーに対する特定の後処理を実行後、上記チャネル
プロセンサ（ＣＨＰ）が生成する形式のエラー報告（Ｃ
ＥＷ）を生成してソフトウェア■に、マシンチェンク割
込み手段で通知するように構成する。

〔作用］ 即ち、本発明によれば、主記憶（ＭＳＵ）上に、ソフト
ウェアからアクセスできないＩＳＡが割付けられており
、更に、該Ｈ５Ａ内に、ｌ０ＳＡと、該１０ＳＡメモリ
エラーを処理するファームウェアが存在する計算機シス
テムにおいて、（１）中央処理装置（ｃｐｕ）がｌ０Ｓ
Ａメモリエラーを検出した時、該機械異常時に発生され
る割込み（マシンチエツク割込み）を直接ソフトウェア
■に反映させずに、旦ファームウェアに反映させる。

（２）該中央処理装置（ＣＰＵ）による機械異常報告は
、直接、ｌ０５Ａの異常を明示的に示していないので、
該ファームウェアが中央処理装置（ＣＰＵ）による機械
異常の報告を解析し、ｌ０５Ａの異常があるかどうかを
判定する。

（３）　　Ｉ　ＯＳ　Ａの異常がない場合には、該ファ
ームウェアは該当マシンチエツク割込みをソフトウェア
■に反映して、この場合のマシンチエツク処理は終了す
る。若し、ｒＯ５Ａの異常があった場合には、以下の処
理を実行する。

（４）異常のあったＩＯＳＡ内の制御ブロック（例えば
、サブチャネル制御ブロック（ＳＣＢ）　）の修復を行
う。

先ず、異常のあった制御ブロック（ＳＣＢ）等、及び、
それ以外の制御ブロック（ＳＣＢ）等を見て、前述の入
出力実行キュー、及び入出力割込みキューとの関連性を
解析し、該異常のあった制御ブロック（ＳＣＢ）等に関
するキュー情報を該当キューから消去し、他の制御ブロ
ック（ＳＣＢ）　、及び、キューの再構成を行う。

次に、該異常のあった制御ブロック（ＳＣＢ）を初期化
する。

（５）　　Ｉ　ＯＳ　Ａ内の制御ブロック（ＳＣＢ）等
を修復したときには、その制御ブロック（ＳＣＢ）に対
応する入出力装置（Ｉｌｏ）に対して、入出力処理の中
断と初期化（リセット処理）を行う必要がある場合があ
る。

従って、該ファームウェアはチャネルプロセッサ（ＣＨ
Ｐ）に対して該当処理を依願する。

この処理は、通常の入出力命令では要求することができ
ない細かな入出力機構に対する要求であり、この細かな
入出力機構の呼び出しの為に、該ファームウェアにおい
てのみ使用可能な入出力命令（例えば、セレクティプリ
セット（ＳＥＬＥＣＴＩＶＥ　ＲＥＳＥＴ）命令）が用
意されている。

（６）　　ファームウェアは、言亥当エラーに対して、
チャネルプロセッサ（ＣＨＰ）が生成する形式のエラー
報告（チャネルエラー語（ｃＥｗ））を作成する。

その際、前述のように、異常のあった入出力構成要素の
種類９番号や、その構成要素の状態（初期化されている
かどうか等）が報告される。

この報告が、本来のマシンチエツク割込みの形で、ソフ
トウェアに反映されると共に、通常の中央処理装置（Ｃ
ＰＵ）からのエラー報告も、その侭、該ソフトウェアに
反映される。

ここで、該１０３Ａ異常に対するファームウェア処理は
終了する。

（７）該ファームウェアが生成した上記チャネルプロセ
ッサ（ＣＨＰ）生成形式（チャネルエラー語（ＣＥＷ）
　）の入出力異常報告は、上記異常が生成された時の終
結状態（後処理）を含めて、該チャネルプロセッサ（Ｃ
ＨＰ）がこの報告を生成した場合と等価である。

この為、ソフトウェア■がこの入出力異常の報告を受は
取ったとき、該チャネルプロセッサ（ＣＨＰ）が入出力
異常を報告した場合と同じ様に処理することができる。

即ち、異常のあった入出力構成要素（例えば、上記サブ
チャネル制御ブロック（ＳＣＢ）　）を特定できると共
に、その入出力構成要素に対するソフトウェア処理の中
断、及び、再実行を行うことができる。

従って、ハードウェア・ソフトウェア間のインクフェー
スは、従来のマシンチエツク割込みと、該ソフトウェア
が実行するストアチャネルエラー語（ＳＴＣＥＷ）命令
によるチャネルエラー語（ＣＥＷ）の主記憶の特定領域
への書き込みを介した読み取りインタフェース以外に、
新たなインタフェースを必要とせず、恰も、従来のチャ
ネルプロセッサ（ＣＨＰ）による入出力異常報告があっ
たかのように、中央処理装置（ｃｐｕ）からのＩＯＳ＾
メモリエラーを処理でき、該計算機システムの信鯨度を
向上させることができる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。

第１図は本発明の一実施例を示した図であって、（ａ）
は主記憶（ＭＳＵ）の構成例を示し、（ｂ）はｃｐｕ検
出のＳＣＢ　２ビツトエラーの処理例を模式的に示した
もので、本図のファームウェア手段２０が本発明を実施
するのに必要な手段である。尚、全図を通して同じ符号
は同じ対象物を示している。

以下、中央処理装置（ＣＰＵ）　１がスタートサブチャ
ネル（ＳＳＣＨ）命令を実行して、サブチャネル制御ブ
ロック（ＳＣＢ）をアクセスした時に、例えば、２ビツ
トエラーを検出した場合について、第１図によって、本
発明の入出力システムエリアエラー処理の動作例を説明
する。

（１）　　先ず、中央処理装置（ＣＰＵ）　１．がスタ
ートサブチャネル（ＳＳＣＨ）命令を実行中に、該入出
力命令に関連するサブチャネル制御ブロック　（以下、
ＳＣＢという）に、修正できない２ビツトメモリエラー
を検出したとする。

（２）中央処理装置（ＣＰＵ）　１は、以下に示すマシ
ンチエツク割込みをファームウェア２０に反映させる。

このとき、マシンチエツク割込み要因は：・命令が正し
く実行されなかったことを示すプロセシングダメジ（Ｐ
ＲＯＣＥＳＳＩＮＧ　ＤＡＭＡＧＥ）　ＰＯ・修正不可
能なストレージエラー（ＳＴＯＲＡＧＥ　ＥＲＲＯＲＵ
ＮＣＯＲＲＥＣＴＥＤ）　ＳＥ と共に、障害ストレージアドレス（ＦＡＩＬＩＮＧ　５
ＴＯＲＡＧＥ　ＡＤＤＲＥＳＳ）　ＰＳ＾ がファームウェアに通達される。該ＦＳＡはエラーの発
生したメモリアドレスを指している。

（３）ファームウェア２０は上記ＦＳＡから、ｌ０ＳＡ
　２１内のエラーの発生したＳＣＢ　２１ａを特定する
。

（４）　　ここで、該ファームウェア２０は、メモリエ
ラーの発生したＳＣＢ　２１ａを初期化し、該２ビツト
メモリエラーを解消する。

このとき、該初期化等の後処理が終了する迄、当該ＳＣ
Ｂ　２１ａが使用されないようにする為、該ＳＣＢ　２
１ａをロックする。

（５）ファームウェア２０は、該初期化した５ＣＢ２１
ａに対応する入出力装置（Ｉｌｏ）　４をリセットする
為に、チャネルプロセッサ（ＣＨＰ）　３に、該入出力
装置（Ｉｌｏ）　４へのセレクティプリセット（ＳＨＬ
ＥＣＴＩＶＥ　ＲＥＳＥＴ）の実行要求を依頼する。

（６）入出力装置（Ｉｌｏ）　４から、上記セレクティ
プリセット（ＳＥＬＥＣＴＩＶＥ　ＲＥＳＥＴ）　（７
）終結報告がチャネルプロセッサ（ＣＨＰ）　３を介し
て、該ファームウエア２０に送られてくると、該ファー
ムウェア２０は該当サブチャネルに対するチャネルエラ
ー語（ＣＥＷ）（ＳＵＢＣＨＡＮＮＥＬ　ＩＮＩＴＩＡ
ＬＩＺＥＤ　ＣＥＷ）を作成し、ＣＥＷのキュー２２に
キューイングする。

（７）上記ＣＥ−ベンディング割込みの発生条件がある
場合には、以下の処理をファームウェア２０が行う。

１）　ＣＥＷベンディング割込み（ＣＰ）が割込み可能
のとき、即ち、割込みマスクが開いているとき、ソフト
ウェア■に報告するマシンチエツク割込みコード（ＭＣ
ＩＣ）に、ＣＥ−ベンディング割込み（ＣＰ）をマージ
（追加）する。

２）　ＣＥＷベンディング割込み（ＣＰ）が割込み不可
能のとき、即ち、割込みマスクが閉じているとき、該Ｃ
Ｅ−ベンディング割込み（ＣＰ）をベンディングとする
。

依）中央処理装置（ＣＰＵ）　１が生成したマシンチエ
ツク割込み、又は、上記のように、該マシンチエツク割
込みを補正したものを、本来のマシンチエツク割込みの
インタフェースを介してソフトウェア■に反映させる。

この結果、該ソフトウェア■での割込み処理において、
上記キューイングされているチャネルエラー語（ＣＥＷ
）　２２をストアＣＥＷ命令で読み取り、該チャネルエ
ラー語（ＣＥＷ）　２２内に設定されているサブチャネ
ル番号から、エラーの発生した入出力処理を特定するこ
とができる。

このように、本発明は、主記憶（ＭＳＵ）上に、ソフト
ウェアからアクセスできないハードウェア専用の領域（
ＩＩＳＡ）が割付けられており、更に、該ハードウェア
専用の領域（ＨＳＡ）内に、入出力の制御データ領域（
ＩＯＳＡ）が存在する計算機システムにおいて、チャネ
ルプロセッサ（ＣＨＰ）が検出したｌ０ＳＡメモリエラ
ーについて、該ＨＳＡ内に設けられているファームウェ
アによる該当ＳＣＢに対する後処理後、チャネルエラー
語（ＣＥＷ）を生成してソフトウェアに報告する機構を
、中央処理装置（ＣＰＵ）が該１０ＳＡメモリエラーを
検出した場合にも起動することにより、恰も、チャネル
プロセッサ（ＣＨＰ）がｌ０ＳＡメモリエラーを検出し
たと同じ処理過程でソフトウェアに報告して、ＳＣＢの
修復、入出力処理の中断、再開処理等を行えるようにし
た所に特徴がある。

尚、本実施例においては、チャネルプロセッサ（ＣＨＰ
）　３が使用するファームウェア２０を、中央処理装置
（ＣＰＵ）　ｌがｒＯ５Ａメモリエラーを検出したとき
にも使用する例で説明したが、該ファームウェア２０を
チャネルプロセッサ（ＣＨＰ）　３用と。

中央処理装置（ＣＰＵ）　１用に別々に構成してもよい
ことはいう迄もないことである。

〔発明の効果〕

以上、詳細に説明したように、本発明の入出力システム
エリアエラー処理方式は、主記憶（ＭＳＵ）上に、ソフ
トウェアからアクセスできないハードウェア専用の領域
（ＨＳＡ）が割付けられており、更に、該ハードウェア
専用の領域（）ＩｓＡ）内に、入出力の制御データ領域
（ＩＯＳＡ）が存在する計算機システムであって、中央
処理装置（ＣＰＵ）、チャネルプロセッサ（ＣＨＰ）の
双方が、入出力処理の実行の為に上記入出力の制御デー
タ領域（ＩＯＳＡ）をアクセスする機構と、上記ハード
ウェア専用の領域（ＨＳＡ）内に、ソフトウェア■から
は不可視であって、アーキテクチャ上はハードウェア構
造として動作し、ハードウェアを支援する為のプｑグラ
ム（ファムウェア）手段を有する計算機システムにおい
て、上記中央処理装置（ＣＰＵ）が上記入出力の制御デ
ータ領域（ＩＯＳＡ）をアクセスして、メモリエラーを
検出したとき、上記中央処理装置（ＣＰＵ）によるエラ
ー報告から、上記プログラム手段が該エラーの発生した
上記入出力の制御データ領域（ＩＯＳＡ）内の制御ブロ
ックを特定し、該エラーに対する特定の後処理を実行後
、上記チャネルプロセッサ（ＣＵＰ）が生成する形式の
エラー報告（ＣＥＷ）を生成して、マシンチエツク割込
み手段でソフトウェア■に通知するようにしたものであ
るので、ハードウェア・ソフトウェア間のインタフェー
スは、従来のマシンチエツク割込みと、該ソフトウェア
が実行するストアチャネルエラー語（ＳＴＣＲＷ）命令
によるチャネルエラー語（ＣＥＷ）の主記憶の特定傾城
への書き込みを介した読み取りインタフェース以外に、
新たなインタフェースを必要とせず、恰も、従来のチャ
ネルプロセッサ（、ＣＨＰ　）による入出力異常報告が
あったかのように、中央処理装置（ＣＰＵ）からの１０
ＳＡメモリエラーを処理でき、該計算機システムの信頼
度を向上させることができる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示した図。 第２図は従来の入出力システムエリアエラー処理説明す
る図。 である。 図面において、 １は中央処理装置（ＣＰＵ）　、　２は主記憶（ＭＳＵ
）　。 ２ａはハードウェア専用の領域（ＨＳＡ）　。 ２０はプログラム手段、又は、ファームウェア。 ２１は入出力の制御データ領域、又は、入出力システム
エリア（ＩＯＳＡ）　。 ２２はチャネルエラー語（ＣＥＷ）　、又は、そのキュ
ー２５は入出力実行キュー、２６は入出力割込みキュー
３はチャネルプロセッサ（ＣＨＰ）　。 ４は入出力装置（Ｉｌｏ）。 ■はソフトウェア。 をそれぞれ示す。

Claims (1)

1. 【特許請求の範囲】 主記憶（ＭＳＵ）（２）上に、ソフトウェア（［１］）
   からアクセスできないハードウェア専用の領域（ＨＳＡ
   ）（２ａ）が割付けられており、 更に、該ハードウェア専用の領域（２ａ）内に、入出力
   の制御データ領域（ＩＯＳＡ）（２１）が存在する計算
   機システムであって 中央処理装置（ＣＰＵ）（１）、チャネルプロセッサ（
   ＣＨＰ）（３）の双方が、入出力処理の実行の為に上記
   入出力の制御データ領域（ＩＯＳＡ）（２１）をアクセ
   スする機構と、 上記ハードウェア専用の領域（ＨＳＡ）（２ａ）内に、
   ソフトウェア（［１］）からは不可視であって、アーキ
   テクチャ上はハードウェア構造として動作し、ハードウ
   ェアを支援する為のプログラム手段（２０）を備えた計
   算機システムにおいて、 上記中央処理装置（ＣＰＵ）（１）が上記入出力の制御
   データ領域（ＩＯＳＡ）（２１）をアクセスして、メモ
   リエラーを検出したとき、 上記中央処理装置（ＣＰＵ）（１）によるエラー報告か
   ら、上記プログラム手段（２０）が該エラーの発生した
   上記入出力の制御データ領域（ＩＯＳＡ）（２１）内の
   制御ブロックを特定し、該エラーに対する特定の後処理
   を実行後、上記チャネルプロセッサ（ＣＨＰ）（３）が
   生成する形式のエラー報告（ＣＥＷ）（２２）を生成し
   てソフトウェア（［１］）に、マシンチェック割込み手
   段で通知することを特徴とする入出力システムエリアエ
   ラー処理方式。