JPH0458352A - 個別チャネル部の再ロード方式及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術（第５．６，７．８図） 発明が解決しようとする課題 課題を解決するための手段（第１，２図）作用 実施例（第３，４図） 発明の効果 〔概要〕 マイクロプログラムにより制御が行われるチャネル処理
装置（ＣＨＰ）に設けられ主記憶装置（ＭＳＵ）との間
でのデータの授受につき各入出力装置に関して、個別の
制御を行う個別チャネル部（ＣＨＥ）マイクロプログラ
ム格納領域（Ｃ３）に訂正不能なＲＡＭエラーが発生し
た場合に原マイクロプログラムの再ロードを行う個別チ
ャネル部の再ロード方式及び方法に関し、中央処理装置
（ＣＰＵ）を長時間拘束してＣＰＵの性能低下を防止す
るとともに、処理を高速に行うことができる個別チャネ
ル部の再ロード方式及び方法を提供することを目的とし
、マイクロプログラム格納領域に訂正不能なＲＡＭエラ
ーが発生しＣＨＥに誤動作が生ずると、ＣＨＰは、監視
プロセッサ（ｓｖｐ）に対し訂正不能なＲＡＭエラーの
発生したマイクロプログラムの原マイクロプログラムな
ＣＨＥがアクセス可能な領域への展開を要求し、ブート
ストラップ命令データをＣＨＥに書き込み、ＳｖＰによ
る展開が終了した時点で、ブートストラップ命令の起動
をかけ、ＣＨＥは原プログラムが展開された領域からＣ
８へ原マイクロプログラムを再ロードする構成である。

〔産業上の利用分野〕

本発明は個別チャネル部の再ロード方式及び方法に係り
、特に、マイクロプログラムにより制御が行われるチャ
ネル処理装置に設けられ主記憶装置との間でのデータの
授受について各入出力装置に関して、個別の制御を行う
複数の個別チャネル部に設けられた制御プログラム格納
領域において訂正不能なＲＡＭエラーが発生した場合に
原マイクロプログラムの再ロードを行う個別チャネル部
の再ロード方式及び方法に関する。

計算機の処理量が増大するにつれて障害によるシステム
の停止または処理能力の低下が生じた場合の社会に及ぼ
す影響が大きくなっている。したがって、障害に対して
高度の回復能力をもつシステムを構築する必要がある。

そのため、チャネル処理装置において、個別チャネル部
の制御プログラム格納領域でＥＣＣによる訂正が不可能
なＲＡＭの２ビツトまたは、それ以上のビットエラーが
発生した場合には、再び当該個別チャネルを使用可能に
するためにマイクロプログラムのりロード（再ロード）
を行う必要がある。

〔従来の技術〕

従来、チャネル処理装置（ＣＨＰ）において、個別チャ
ネル部（ＣＨＥ）の制御プログラム格納領域（ＣＳ）に
ＲＡＭの２ビツトエラーが起きた場合の再ロードによる
回復処理方式として次に示すものがあった。

第一の従来例として第５図に示すものがあった。

本例は同図に示すように、少なくとも、ＣＰＵ　（中央
処理装置）６６と、マイクロプログラムにより制御を行
うチャネル処理装置６１と、個別チャネル郁ｓｓ、、ｓ
ｓ□からのアクセスが可能な主記憶装置６３に設けられ
たＭＰＡ領域６３ａとがある。当該チャネル処理装置６
１は、主記憶装置６３と入出力装置の間でのデータの授
受について、共通の制御を行う共通チャネル部６４及び
個別の制御を行う複数の個別チャネル部６５１、６５１
を有する。当該各個別チャネル部６５、．６５１は、マ
イクロプログラムを格納する制御プログラム格納領域６
５ｂｔ、６５ｂ２及び、当該マイクロプログラムに従っ
て動作する実行部６５ａｔ　　６５ａｚを有する。前記
共通チャネル部６４に、実行部６５ａ□、６５ａ２の誤
動作がＣＳ（制御プログラム格納部６５ｂ□）のデータ
のワードあたり２ビツトのエラーであるか否かの判定を
行う訂正不能エラー判定部６４ａと、２とットエラーで
あると判定された場合にＣＰＵ６６に対しＥＤ割込みを
行うＥＤ割込み起動部６４ｂと、ＣＰＵ６６からクリア
チャネル命令が発行された場合に前記ＭＳＵ６３のＭＰ
Ａ領域から原マイクロプログラムを読み出して前記制御
プログラム格納領域６５ｂ２に再ロードする処理部６４
ｃとを有するものである。

出該第−の従来例は第６図に示すように、動作する。

■て前記個別チャネル部（ＣＨＥ）６５．の実行部６５
ａ□がＣ８（制御プログラム格納部６５ｂ□）に発生し
たＣＳ　（ＲＡＭ）の２ビツトエラーのため誤動作を行
い、停止状態となると、■て前記共通チャネル部（ＩＯ
Ｐ）６４の２ビツトエラー判定部６４ａは当該停止状態
を検出し、当該個別チャネル部（ＣＨＥ）６５１のＣ５
６５ｂ１に格納されているハード情報を収集し、当該エ
ラーがＣ８の２ビツトエラーか否かの判定を行う。

当該エラーがＣ８の２ビツトエラーであると判定した場
合には■で当該共通チャネル部６４に設けられているＥ
Ｄ割込み起動部６４ｂは前記ＣＰＵ６６に対し、ＥＤ割
込み（ｅｘｔｅｒｎａｌｄａｍａｇｅ　；　１つ以上の
個別チャネル部で続行不可能なエラーが発生した場合に
行われる）を発生させる。

その後、オペレーティング・システムの回復処理におい
て当該ＣＰＵ６６から■でクリアチャネル命令が発行さ
れ、当該命令を契機に共通チャネル部（ＩＯＰ）６４の
前記処理部６４ｃはエラーが発生した前記個別チャネル
部６５１に格納されている全ワード（エラーが発生した
ワードに限らず）を再ロードする。

一方、第二の従来例があった。

当該例は第７図及び第８図に示すように、少なくとも、
監視用プロセッサ８２と、マイクロプログラムにより制
御を行うチャネル処理装置８１と、を有し、当該チャネ
ル処理装置８１には、主記憶装置との間でのデータの授
受について各入出力装置に関して、共通の制御を行う共
通チャネル部８４及び個別の制御を行う複数の個別チャ
ネル部８５．，８５１を有し、当該各個別チャネル部８
５１、８５１には、マイクロプログラムを格納する制御
プログラム格納領域８５ｂ工、　８５　ｂ　２　　（Ｃ
Ｓ　、　ＲＡ　Ｍ　）及び、当該マイクロプログラムに
従って動作する実行部８５　ａ　１．８５　Ｃ２を有し
、前記共通チャネル部８４には、実行部８５ａ□、８５
ａ２の誤動作が訂正不能な２ビツトエラーに基づくか否
かの判定を行う２ビツトエラー判定部８４ａと、訂正不
能な２ビツトエラーが発生した場合に、前記監視用プロ
セッサ（ＳＶＰ）８２に対し、２とットエラーの発生し
た前記制御プログラム格納領域に対する再ロードの要求
を行う再ロード要求部８４ｂと、ＣＰＵに対し訂正不能
なＲＡＭのエラーが発生したことによるＣ、　ＣＣ（Ｃ
ｈａｎｎｅｌ　ＣｏｎｔｒｏｌＣｈｅｃｋ）割込みを行
うＣＣＣ割込み部８４ｃとを有する。

前記監視用プロセッサ（ＳＶＰ）８２には、２ビツトエ
ラーが発生した前記制御プログラム格納領域８５ｂ工に
格納されているマイクロプログラムを検査し、２ビツト
エラーの発生したアドレスを求め、当該アドレス部分の
みについて、該当する部分のマイクロプログラムの再ロ
ードを行うエラー検出・再ロード部８２ａを設けたもの
である。

続いて、第二の従来例の動作を第８図に基づいて説明す
る。

■で前記個別チャネル部（ＣＨＥ）８５１の実行部８５
ａ□がＣ３８５１に発生したＣ８の２ビツトエラーのた
め誤動作を行い、停止状態となると、■で前記共通チャ
ネル部（ＩＯＰ）８４の２ビツトエラー判定部８４ａは
当該停止状態を検出し、当該個別チャネル部（ＣＨＥ）
８５１のＣ３８５ｂ工に格納されているハード情報を収
集し、当該エラーがＣ８の２ビツトエラーか否かの判定
を行う。

当該エラーがＣ８の２ビツトエラーであると判定した場
合には■で当該共通チャネル部８４に設けられている前
記再ロード要求部８４ｂは前記監視用プロセッサ（ＳＶ
Ｐ）８２に対し、再ロードの要求を行う。

すると、■で当該監視用プロセッサ８２に設けられた前
記エラー検出再ロード部８２ａはスキャンアウトにより
２とットエラーが発生したアドレスを調査し、■で、当
該エラーの発生したアドレスにあるワードの該当するマ
イクロプログラムについて再ロードを行うことになる。

前記共通チャネル部８４は■で当該処理が終了した場合
には、前記ＣＰＵに対してＣＣＣ割込みを行うことにな
る。

〔発明が解決しようとする課題〕

ところで、以上説明したように、第一の従来例にあって
は、クリアチャネル命令処理中に他の入出力命令が発行
された場合、当該入出力命令はクリアチャネル命令処理
及び再ロードが終了するまで前記チャネル処理装置６１
内部で保留されてしまうので長時間ＣＰＵを拘束して性
能低下の一因となるという問題点を有していた。

また、第二の従来例にあっては、前記監視用プロセッサ
８２と前記チャネル処理装置８１間のインタフェースの
処理速度が遅く再ロードに時間がかかるという問題点を
有していた。

そこで、本発明はＣＰＵを長時間拘束することによるＣ
ＰＵの性能低下を防止するとともに、処理を高速に行う
ことができる個別チャネル部の再ロード方式及び方法を
提供することを目的としてなされたものである。

〔課題を解決するための手段〕

以上の技術的課題を解決するため、第一の発明は第１図
に示すように、マイクロプログラムにより制御を行うチ
ャネル処理装置１に設けられ、主記憶装置との間でのデ
ータの授受について各入出力装置に関して、共通の制御
を行う共通チャネル部４及び個別の制御を行う複数の個
別チャネル部５１、〜、５ｎを有し、当該各個別チャネ
ル部５１、〜、５ｎには、マイクロプログラムを格納す
る制御プログラム格納領域５ｂ１、〜、　５ｂｎ及び、
当該マイクロプログラムに従って動作する実行部５ａ１
．〜，５ａｎを有し、当該制御プログラム格納領域にお
いて訂正不能なＲＡＭのエラーが発生した場合に原マイ
クロプログラムの再ロードを行う個別チャネル部の再ロ
ード方式において、前記共通チャネル部４に、前記実行
部５ａ１．〜，５ａｎの誤動作が訂正不能なＲＡＭのエ
ラーに基づくか否かの判定を行う訂正不能エラー判定部
４ａと、監視用プロセッサ２に設けられ、訂正不能なＲ
ＡＭのエラーが発生した制御プログラム格納領域にロー
ドすべき原マイクロプログラムを当該個別チャネルがア
クセス可能なＣＨＥアクセス可能領域３に展開する原マ
イクロプログラム展開部２ａと、訂正不能なＲＡＭのエ
ラーが発生した制御プログラム格納領域に対しブートス
トラップ命令データを書き込み、前記マイクロプログラ
ム展開部２ａから展開処理終了の通知があった時点で、
当該命令の起動の指示を行うブートストラップ命令指示
部４ｂと、を設けたものである。

一方、第二の発明は第２図に示すように、マイクロプロ
グラムにより制御が行われるチャネル処理装置に設けら
れ、主記憶装置との間でのデータの授受について各入出
力装置に関して、個別の制御を行う複数の個別チャネル
部に設けられた制御プログラム格納領域に格納されたマ
イクロプログラムに訂正不能なＲＡＭのエラーが発生し
た場合に原マイクロプログラムの再ロードを行う個別チ
ャネル部の再ロード方法において、前記個別チャネル部
が制御に用いるマイクロプログラムに訂正不能なＲＡＭ
のエラーが発生して、誤動作が生ずると（Ｓ　１　）　
、前記チャネル処理部に設けられた共通チャネル部は、
監視用プロセッサに対し、訂正不能なＲＡＭのエラーの
発生したマイクロプログラムの原マイクロプログラムの
展開要求を発行し、ブートストラップ命令データをエラ
ーの発生した個別チャネル部の前記制御プログラム格納
領域に書き込み（Ｓ２）、前記監視用プロセッサは展開
要求のあった原マイクロプログラムを個別チャネル部が
アクセス可能な領域へ展開し（Ｓ３）、前記共通チャネ
ル部は監視用プロセッサによる展開が終了した時点で、
前記ブートストラップ命令の起動をかけ（Ｓ４）　、個
別チャネル部は原マイクロプログラムが展開された領域
から当該制御プログラム格納領域へ原マイクロプログラ
ムを再ロードし、共通チャネル部に対し終了報告を行う
（Ｓ５）ものである。

〔作用〕

続いて、本（第−及び第二）発明に係る個別チャネル部
の再ロード方式及び方法の動作について説明する。

ステップＳ１で前記チャネル処理装置１の前記共通チャ
ネル部４に設けられた訂正不能エラー判定部４ａにより
、前記個別チャネル部５の実行部５ａの誤動作は、前記
個別チャネル部５に設けられた制御プログラム格納領域
５ｂの訂正不能なＲＡＭのエラーに起因していると判定
された場合には、ステップＳ２に進み、前記監視用プロ
セッサ２に設けられた原マイクロプログラム展開部２ａ
に対し、当該エラーが発生したマイクロプログラムの元
となった原マイクロプログラムの展開を要求するととも
に、前記共通チャネル部４の前記ブートストラップ命令
指示部４ｂに対し、ブートストラップ命令データを当該
個別チャネル部５の前記制御プログラム格納領域５ｂへ
の書込みを指示する。

ココテ、「ブートストラップ（ｂｏｏｔｓｔｒａｐ）命
令」とは命令の集合であって、完全な計算機プログラム
が記憶装置に入り終るまで、後続の命令をロードするも
のであって、例えば、最初の数個の命令によってそれに
引き続く全部の命令を入出力装置から計算機内に読み込
むことができるようにする手法をいう。

前記監視用プロセッサ２に対して展開要求があると、ス
テップＳ３で当該マイクロプログラム展開部２ａは原マ
イクロプログラムをエラーが発生した個別チャネル部５
の前記実行部５ａがアクセス可能な格納領域であるＣＨ
Ｅアクセス可能領域３に展開する。

ここで、ｒＣＨＥアクセス可能領域」とは前記個別チャ
ネル部からアクセスが可能な記憶領域であって、例えば
、主記憶装置や入出力装置等がある。

当該系マイクロプログラム展開部２ａにより前記ＣＨＥ
アクセス可能領域３に対する展開が終了すると、ステッ
プＳ４で、前記ブートストララフ命令指示部４ｂは前記
個別チャネル部５の前記実行部５ａに対し、前記ブート
ストラップ命令実行の起動をかけることになる。

これによって、前記ＣＨＥアクセス可能領域３に展開さ
れた原マイクロプログラムは当該個別チャンネル部５自
身のアクセスにより当該制御プログラム格納領域５ｂに
再ロードされることになる。

〔実施例〕

続いて、本発明の実施例について説明する。

第３図に本実施例に係る個別チャネル部の再ロード方式
及び方法に関するブロック図を示す。

同図に示すように、本実施例は、監視用プロセッサ（Ｓ
ＶＰ）１２と、主記憶装置１３と入出力装置（図示せず
）との間に介在し、主記憶装置１３と入出力装置との間
のデータ転送の制御をマイクロプログラムにより行うチ
ャネル処理装置１１と、個別チャネル部１５１、・・・
、１５ｎからのアクセスが可能なＣＨＥアクセス可能領
域３としての主記憶装置（ＭＳＵ）１３と、種々のデー
タ処理を行う中央処理装置（ＣＰＵ）１６と、主記憶制
御装置（ＭＣＵ）１７とを有するものである。

さらに、前記チャネル処理装置１１には、同図に示すよ
うに、主記憶装置１３との間でのデータの授受について
各入出力装置に関して、共通の制御を行う共通チャネル
部１４と、主記憶装置１３との間でのデータの授受につ
いて各入出力装置に関して、個別的な制御を行う複数の
個別チャネル部１５１．〜，１５ｎとを有するものであ
り、当該共通チャネル部１４には試験及び保守のために
用いる正規の回路とは別の回路であって、当該回路を介
してハードウェアの内部状態の設定等を行うループスキ
ャン制御回路１４１、及びマイクロプロセッサ部１４２
を有し、前記個別チャネル部１５１．〜，１５ｎには各
々前記実行部５ａ１、〜、５ａｎに相当するものであっ
て、Ｃ３１５ｂ、〜１５ｂｎに格納されたマイクロプロ
グラムにしたがって動作するマイクロプロセッサ部１５
ａ１、〜、、１５ａｎ、及び前記制御プログラム格納領
域５ｂ１、〜、、５ｂｎに相当するＣ８１５ｂ１．〜１
５ｂｎを有するものである。

また、前記監視用プロセッサ１２は訂正不能なＲＡＭの
エラーが発生した制御プログラム格納領域にロートすべ
き原マイクロプログラムを前記ＣＨＥアクセス可能領域
に展開する原マイクロプログラム展開部１２ａに相当す
るものであり、当該源マイクロプログラムはＭ　Ｄ　（
Ｍｉｃｒｏ　Ｄｉｓｋ）１２１に格納されている。

ここで、ＣＨＥアクセス可能領域の１つの例は主記憶装
置１３のＨＳＡ　（ハードウェア制御領域）にあるＭ　
Ｐ　Ａ　（Ｍｉｃｒｏ　Ｐｒｏｇｒａｍ　Ａｒｅａ）で
ある。

また、前記共通チャネル部１４のマイクロプロセッサ部
１４２は、実行部１５ａ１、〜、１５ａｎの誤動作が訂
正不能なＲＡＭのエラーに基づくか否かの判定を行う訂
正不能エラー判定部４としての２ビツトエラー判定部１
４ａと、訂正不能なＲＡＭのエラーが発生した制御プロ
グラム格納領域に対しブートストラップ命令データを書
き込み、監視用プロセッサ１２から展開処理終了の通知
があった場合に、当該命令の起動の指示を行うブートス
トラップ命令指示部１４ｂと、ブートストラップ命令が
終了した場合に前記ＣＰＵ１６に対して障害が発生した
旨を通知するＣＣＣ割込み部１４ｃとに相当するもので
ある。

続いて、本実施例に係る個別チャネル部の再ロード方式
及び方法の動作を説明する。

第４図に示すように、■で前記個別チャネル部１５１の
前記Ｃ３１５ｂ、におけるＲＡＭのエラーのため、当該
個別チャネル部１５１の前記実行部１５ａ工が誤動作し
た場合には、当該マイクロプロセッサ部１５ａ□は停止
状態となる。

すると、■で前記チャネル処理装置１１の前記共通チャ
ネル部１４の前記２ビツトエラー判定部１４ａは誤動作
の生じた個別チャネル部１５１の前記Ｃ３１５ｂ□から
ハード情報を読み出し当該エラーが１ワードあたり２ビ
ツトのエラーであって訂正不能であるか否かの判定を行
い、訂正不能なＲＭＡのエラーであると判定した場合に
は、■で前記監視用プロセッサ１２の前記原マイクロプ
ログラム展開部１２ａに対し、当該監視用プロセッサ１
２のＭＤ　１２１に保持されている、エラーの発生した
マイクロプログラムの元となった原マイクロプログラム
を前記ＣＨＥアクセス可能領域３としての主記憶装置１
３のＨ３ＡのＭＰＡ領域に展開することを要求するとと
もに、前記ブートストラップ命令指示部１４ｂに対し、
ブートストラップ命令の書込みを指示し、エラーの発生
した個別チャネル部１５１の前記Ｃ５１５ｂ、に対し、
ブートストラップ命令用データの書込みを行う。

■で前記監視用プロセッサ１２の原マイクロプログラム
展開部１２ａにより前記主記憶装置１３のＨ３ＡのＭＰ
Ａへの展開が終了すると、前記共通チャネル部１４のブ
ートストラップ命令指示部１４ｂは個別チャネル部１５
１の実行部１５ａ□に対し当該命令の起動をかけ、当該
実行部１５ａ１はＣ３１５ｂｌへ書き込まれたブートス
トラップ命令に従って、■で、前記主記憶装置１３から
該当する原マイクロプログラムの再ロードを行うことに
なる。

当該再ロードが終了すると、当該個別チャネル部１５の
前記実行部１５ａ１からの終了の通知に基づき、前記Ｃ
ＣＣ割込み部１４ｃは前記ＣＰＵ１６に対し、ＣＣＣ割
込みを行うことになる。

尚、本実施例では、前記ブートストラップ命令ではエラ
ーの生じたワードか否かに拘らず全ワードの再ロードを
行うようにしたが、当該場合に限られることなく、エラ
ーの生じたアドレス部分のワードのみの再ロードを行う
ようにしても良い。

また、本実施例では、大容量のデータの格納により記憶
領域を大量に使用するのを避けるため前記入出力制御用
のマイクロプログラムを前記主記憶装置に常駐させない
ようにしたが、当該マイクロプログラムが主記憶装置に
常駐する場合についても、請求項２に述べたような方式
で再ロードを行っても良い。

〔発明の効果〕

以上説明したように、本発明ではブートストラップ命令
により、エラーの発生した個別チャネル部により再ロー
ドを行うようにしている。

したがって、ＣＰＵを煩わせず、ＣＰＵの処理性能効率
を低下させることなく、また、監視用プロセッサを直接
用いて再ロードを行うのではないので、再ロードを高速
に、かつシステムの性能を低下させることなく行うこと
ができる。

【図面の簡単な説明】

第１図は第一の発明の原理ブロック図、第２図は第二の
発明に係る原理流れ図、第３図は実施例に係るブロック
図、第４図は実施例に係る再ロード処理流れ図、第５図
は第一の従来例に係るブロック図、第６図は第一の従来
例に係る再ロード処理の流れ図、第７図は第二の従来例
に係るブロック図、及び第８図は第二の従来例に係る再
ロード処理流れ図である。 １，１１・・・チャネル処理装置（ＣＨＰ）２．１２・
・・監視用プロセッサ（ＳＶＰ）３　（１３）・・・Ｃ
ＨＥアクセス可能領域（主記憶装置） ４．１４・・・共通チャネル部（ＩＯＰ）４ａ　（１４
ａ）・・・訂正不能エラー判定部（２ビツトエラー判定
部） ４ｂ、１４ｂ・・・ブートストラップ命令指示部５１．
５１、〜５ｎ、１５１、１５１、〜１５ｎ・・・個別チ
ャネル部（ＣＨＥ） 特　許　出　願　人　富士通株式会社 代　　　理　　　人　　弁理士　土橋　皓−論じ施イダ
リ　１Ｇ本６つ“ｏ−ｙ７　ａ第３図 実施例に係るリロード処理の流れ図 第 図

Claims (3)

【特許請求の範囲】
1. （１）マイクロプログラムにより制御を行うチャネル処
   理装置（１）に設けられ、主記憶装置との間でのデータ
   の授受について各入出力装置に関して、共通の制御を行
   う共通チャネル部（４）及び個別の制御を行う複数の個
   別チャネル部（５＿１、〜、５＿ｎ）を有し、当該各個
   別チャネル部（５＿１、〜、５＿ｎ）には、マイクロプ
   ログラムを格納する制御プログラム格納領域（５ｂ＿１
   、〜、５ｂ＿ｎ）及び、当該マイクロプログラムに従っ
   て動作する実行部（５ａ＿１、〜、５ａ＿ｎ）を有し、
   当該制御プログラム格納領域において訂正不能なエラー
   が発生した場合に原マイクロプログラムの再ロードを行
   う個別チャネル部の再ロード方式において、 前記共通チャネル部（４）に、前記実行部（５ａ＿１、
   〜、５ａ＿ｎ）の誤動作が訂正不能なエラーに基づくか
   否かの判定を行う訂正不能エラー判定部（４ａ）と、 監視用プロセッサ（２）に設けられ、訂正不能なエラー
   が発生した制御プログラム格納領域にロードすべき原マ
   イクロプログラムを当該個別チャネルがアクセス可能な
   ＣＨＥアクセス可能領域（３）に展開する原マイクロプ
   ログラム展開部（２ａ）と、 訂正不能なエラーが発生した制御プログラム格納領域に
   対しブートストラップ命令データを書き込み、前記マイ
   クロプログラム展開部（２ａ）から展開処理終了の通知
   があった時点で、当該命令の起動の指示を行うブートス
   トラップ命令指示部（４ｂ）と、を設けたことを特徴と
   する個別チャネル部の再ロード方式。
2. （２）マイクロプログラムにより制御を行うチャネル処
   理装置（１）に設けられ、主記憶装置（１３）との間で
   のデータの授受について各入出力装置に関して、共通の
   制御を行う共通チャネル部（４）及び個別の制御を行う
   複数の個別チャネル部（５＿１、〜、５＿ｎ）を有し、
   当該各個別チャネル部（５＿１、〜、５＿ｎ）には、マ
   イクロプログラムを格納する制御プログラム格納領域（
   ５ｂ＿１、〜、５ｂ＿ｎ）及び、当該マイクロプログラ
   ムに従って動作する実行部（５ａ＿１、〜、５ａ＿ｎ）
   を有し、当該制御プログラム格納領域において訂正不能
   なエラーが発生した場合に、制御用の原マイクロプログ
   ラムが常駐されている主記憶装置（１３）から、原マイ
   クロプログラムの再ロードを行う個別チャネル部の再ロ
   ード方式において、 前記共通チャネル部（４）に、実行部（５ａ＿１、〜、
   ５ａ＿ｎ）の誤動作が訂正不能なエラーに基づくか否か
   の判定を行う訂正不能エラー判定部（４ａ）と、 訂正不能なエラーが発生した制御プログラム格納領域に
   対しブートストラップ命令データを書込み、当該命令の
   起動の指示を行うブートストラップ命令指示部（４ｂ）
   と、を設けたことを特徴とする個別チャネル部の再ロー
   ド方式。
3. （３）マイクロプログラムにより制御が行われるチャネ
   ル処理装置に設けられ、主記憶装置との間でのデータの
   授受について各入出力装置に関して、個別の制御を行う
   複数の個別チャネル部に設けられた制御プログラム格納
   領域において訂正不能なエラーが発生した場合に原マイ
   クロプログラムの再ロードを行う個別チャネル部の再ロ
   ード方法において、 前記個別チャネル部が制御に用いるマイクロプログラム
   に訂正不能なエラーが発生して、誤動作が生ずると（Ｓ
   １）、 前記チャネル処理部に設けられた共通チャネル部は、監
   視用プロセッサに対し、訂正不能なエラーの発生したマ
   イクロプログラムの原マイクロプログラムの展開要求を
   発行し、ブートストラップ命令データをエラーの発生し
   た個別チャネル部の前記制御プログラム格納領域に書き
   込み（Ｓ２）、 前記監視用プロセッサは展開要求のあった原マイクロプ
   ログラムを個別チャネル部がアクセス可能な領域へ展開
   し（Ｓ３）、 前記共通チャネル部は監視用プロセッサによる展開が終
   了した時点で、前記ブートストラップ命令の起動をかけ
   （Ｓ４）、 個別チャネル部は原マイクロプログラムが展開された領
   域から当該制御プログラム格納領域へ原マイクロプログ
   ラムを再ロードし、共通チャネル部に対し終了報告を行
   う（Ｓ５）ことを特徴とする個別チャネル部の再ロード
   方法。