JP2003330737A

JP2003330737A - 計算機システム

Info

Publication number: JP2003330737A
Application number: JP2002139408A
Authority: JP
Inventors: Yuzuru Maya; 讓真矢; Takaaki Haruna; 高明春名; Susumu Okuhara; 進奥原; Kenta Futase; 健太二瀬
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2002-05-15
Filing date: 2002-05-15
Publication date: 2003-11-21

Abstract

(57)【要約】【課題】複数の論理計算機を有するシステムにおい
て、システム回復時間を短縮させることである。【解決手段】 1台の計算機を複数の論理計算機に分割
し、現用と論理計算機、待機の論理計算機および共通メ
モリから構成される。現用の論理計算機の障害時に、待
機の論理計算機は、共通メモリに格納されているチェッ
クポイントデータを読み出すことにより、障害時のシス
テム回復時間を短縮させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、1台の計算機を複
数の論理計算機に分割した計算機システムに関する。

【０００２】

【従来の技術】近年、計算機システムでは、プロセッサ
単体の性能の向上により、対称型マルチプロセシング技
術(SMP: Symmetric Multi Processing)を用いたマルチ
プロセッサ構成が主流になりつつある。このようなマル
チプロセッサ構成は、メモリやプロセッサなどの計算機
資源が各プロセッサにうまく割り当てられず、プロセッ
サ数の増加と性能の向上率が一致しない。このため、１
台の物理計算機を複数の論理計算機に分割して運用する
構成が一般化しつつある。

【０００３】ところで、特開平6-274354等の従来技術に
おいては、1台の計算機を複数の論理計算機に分割した
計算機における論理計算機間のホットスタンバイ方式が
考慮されていない。この従来技術では、ハードウェアの
破壊的な動作、例えば中央プロセッサの停止動作前に、
その動作の開始が、影響を受ける全てのオペレーティン
グシステムに事前に通知されるが、中央プロセッサの処
理を引き継ぐホットスタンバイ方式は考慮されていな
い。

【０００４】一方、従来のホットスタンバイ方式では、
同一構成の２台の計算機と共有ディスク装置が用意さ
れ、一方を現用系、他方をそのバックアップ処理を行う
待機系とする。本技術は、特開平4-256134に開示されて
いる。

【０００５】

【発明が解決しようとする課題】従来のホットスタンバ
イ方式では、共有ディスク装置にチェックポイントデー
タを格納する。しかし、共有ディスク装置は、共通メモ
リと比較してアクセス時間が長いので、障害時のシステ
ム回復時間が長くなるという課題がある。また、現用の
計算機の負荷は高く、待機の計算機の負荷は低い。しか
し、この方式では、待機の計算機は負荷が低いにもかか
わらず、現用の計算機と同一の計算機を用意しなければ
ならず、プロセッサやメモリの計算機資源が、有効に活
用できないという問題がある。

【０００６】また、特開平10-240556に開示されている
技術では、同一の２台の計算機と共有メモリを用意し、
一方を現用系として、他方をそのバックアップ処理を行
う待機系として稼動する。そして、共有メモリに、チェ
ックポイントデータを格納する。しかし、この発明で
は、共有メモリのサイズの変更を考慮していないという
問題がある。

【０００７】本発明の課題は、複数の論理計算機を有す
るシステムにおいて、システム回復時間を短縮させるこ
とである。もう一つの本発明の課題は、複数の論理計算
機を有するシステムにおいて、プロセッサやメモリなど
の計算機の資源の有効な活用を実現することである。

【０００８】

【課題を解決するための手段】本発明では、1台の物理
計算機を複数の論理計算機に分割し、主記憶装置、プロ
セッサを複数の論理計算機に割り当てる。そして、論理
計算機は、現用の論理計算機とそのバックアップ処理を
行う待機の論理計算機を設ける。また、主記憶装置は、
各論理計算機に共通のメモリを設け、二重化構成とす
る。この共通メモリに、ホットスタンバイ処理に必要な
チェックポイントデータを格納する。

【０００９】また、通常の稼動状態では、現用の論理計
算機には、待機の論理計算機より多くのプロセッサとメ
モリを割り当てる。現用の論理計算機で障害が発生する
と、待機の論理計算機は現用の論理計算機が使用してい
たプロセッサやメモリを診断し、正常なプロセッサやメ
モリは、再度、処理を引き継ぐ待機の論理計算機に割り
当てられる。

【００１０】

【発明の実施の形態】図１は、本発明を適用した計算機
のシステム構成を示す図である。このシステムは、1台
の物理計算機１０、コンソール１５、共有ディスク装置
１４、及びディスク制御装置１６を有する。物理計算機
１０は、物理プロセッサ１（１１）、物理プロセッサ２
(１２)、物理プロセッサ３(１３)、主記憶装置３０、入
出力プロセッサ(以下、ＩＯＰ：Input Output Processo
r)２４、２５、及びサービスプロセッサ(以下、ＳＶ
Ｐ：Service Processor)２６、２７から構成される。

【００１１】本実施形態では、物理計算機１０は、２台
の論理計算機２０、２１に分割される。現用と待機の論
理計算機２０、２１は、それぞれ、論理プロセッサ２２
と論理プロセッサ２３を有する。物理プロセッサ１、物
理プロセッサ２は論理プロセッサ２２として稼動し、物
理プロセッサ３１３は、論理プロセッサ２２と論理プロ
セッサ２３で共有される。

【００１２】また、現用系のＯＳ３８と待機系のＯＳ３
９は、それぞれ現用と待機の論理計算機２０、２１に搭
載される。ＩＯＰ２４、２５は２台用意される。一方の
ＩＯＰ２４は現用として、他方のＩＯＰ２５は待機とし
て稼動する。ＳＶＰ２６、２７も同様に２台用意し、一
方のＳＶＰ２６は現用として、他方のＳＶＰ２７は待機
として稼動する。

【００１３】主記憶装置３０は、共通メモリ３３、ロー
カルメモリ３４、３５、ハイパーバイザ用のメモリ３４
から構成される。共通メモリ３３は二重化構成とし、０
系３１−０と１系３１−１から構成される。ローカルメ
モリ３４、３５は、各々に対応する論理計算機２０、２
１のみからアクセスされる。

【００１４】図２は、メモリ空間を示す図である。ハイ
パーバイザのサイズをa、一方の共通メモリのサイズを
b、論理計算機1のサイズをcとする。主記憶装置３０の
物理アドレスにおけるハイパーバイザ３２、共通メモリ
３３、ローカルメモリ３４、３５の先頭アドレスは、そ
れぞれ、0、a、a+2×b、a+2×b+cである。

【００１５】論理計算機２０、２１は、自身のローカル
メモリ３４、３５と共通メモリ３３にアクセスすること
が出来る。ローカルメモリ３４、３５へのアクセスの際
には、論理アドレスが使用される。論理計算機２０、２
１の共通メモリ３３の先頭アドレスは、0であり、ロー
カルメモリ３４、３５の先頭アドレスは、b番地とな
る。

【００１６】図３は、ハイパーバイザ及び共通メモリ
と、データとの対応関係を示す図である。図４は、ロー
カルメモリ及びリザーブメモリと、データとの対応関係
を示す図である。主記憶装置３０は、制御部３１とデー
タ部３２〜３６に分割される。

【００１７】データ部３２〜３６は、ハイパーバイザ３
２、共通メモリ３３、ローカルメモリ３４、３５、及び
リザーブメモリ３６に分割される。ハイパーバイザ３２
の制御部は、先頭ポインタ４０とデータの位置などを示
す制御１(４０−１)から制御n(４０−n)から構成され
る。データ部３２〜３３は、制御１(４０−１)〜制御n
(４０−n)にそれぞれ指定されるデータ１(４１−１)〜
データn(４１−n)から構成される。

【００１８】共通メモリ(A系)３３−０、共通メモリ(B
系)３３−１、論理計算機２０用のローカルメモリ３
４、論理計算機２１用のローカルメモリ３５、リザーブ
メモリ３６も、ハイパーバイザと同様に構成される。

【００１９】図５は、制御部の構成を示す図である。制
御１(４０−１)は、状態フラグ(４０−１−１)、ネクス
トポインタ部(４０−１−２)およびデータアドレス部
(４０−１−３)を有する。状態フラグ(４０−１−１)
は、データが使用中か未使用かを示す。ネクストポイン
タ部(４０−１−２)には、次の制御(この場合、制御１
(４０−１))のアドレスが格納される。データアドレス
部(４０−１−３)には、データの位置を示すアドレスが
格納される。

【００２０】共通メモリ３３、ローカルメモリ３４、３
５、リザーブメモリ３６等の他のメモリ領域のポインタ
も、ハイパーバイザ３２と同様の構成とする。

【００２１】図６は、ハイパーバイザを起動する方法を
示す図である。コンソール１５からハイパーバイザ定義
ファイル１７が転送される。ハイパーバイザ定義ファイ
ル１７に基づいて、主記憶装置３０のハイパーバイザ領
域３４が設定される。

【００２２】まず、コンソール１５は、ハイパーバイザ
の構成定義ファイル１７を読み出す。ハイパーバイザプ
ログラムが主記憶装置３０の制御部３１の該当アドレス
にローディングされる。ハイパーバイザ定義ファイル１
７には、現用と待機の論理計算機２０、２１における物
理プロセッサ数とローカルメモリ量が定義される。この
場合、現用の論理計算機２０には、物理プロセッサ数が
2.5、ローカルメモリ量が3割り当てられる。一方、待機
の論理計算機２１には、物理プロセッサ数が0.5、ロー
カルメモリ量が1割り当てられる。最後に、共通メモリ
が2割り当てられる。

【００２３】図７は、ハイパーバイザの起動手段を示す
フローチャートである。まず、物理プロセッサ１１は、
ハイパーバイザ構成定義ファイル１７を読み出す(ステ
ップ１００)。次に、物理プロセッサ１１は、ハイパー
バイザプログラムを主記憶装置３０にローディングする
(ステップ１０１)。

【００２４】物理プロセッサ１１の実行開始アドレスを
設定し(ステップ１０２)、ハイパーバイザが起動される
(ステップ１０３)。

【００２５】次に、物理プロセッサ１１〜１３とローカ
ルメモリ３４〜３５が論理計算機２０、２１として設定
される。この場合、現用の論理計算機２０の物理プロセ
ッサ数が2.5なので、物理プロセッサ１１と物理プロセ
ッサ１２は専用に、物理プロセッサ１３は共有に設定さ
れる。また、待機の論理計算機２１の物理プロセッサ数
が0.5なので、物理プロセッサ１３は共有に設定され
る。

【００２６】現用の論理計算機２０のローカルメモリ量
が3、待機の論理計算機２１のローカルメモリ量が１な
ので、現用と待機の論理計算機２０のローカルメモリ量
は、3：1で割り当てられる。

【００２７】更に、入出力機器として、ＩＯＰ２４、２
５とＳＶＰ２６、２７が設定される。ＩＯＰ２４、２５
は２台用意される。一方のＩＯＰ２４は現用の論理計算
機２０として、他方のＩＯＰ２５は待機の論理計算機２
１として設定される。ＳＶＰ２６、２７も同様に２台用
意し、一方のＳＶＰ２６は現用の論理計算機２０とし
て、他方のＳＶＰ２７は待機の論理計算機２１として設
定される(ステップ１０４)。最後に、共通メモリ３３の
設定を行う。共通メモリのメモリ量は、2として、二重
化構成として、割り当てられる(ステップ１０５)。

【００２８】図８は、共通メモリの制御コマンドを示す
図である。ここで、ハイパーバイザが共通メモリ３３を
設定する。共通メモリの制御コマンド１８は、二重化書
き１８−１、サイズ１８−２、及びロケーション１８−
３から構成される。本実施形態では、二重化書きは「可
能」、サイズは「b」、ロケーションは「a」に設定され
る。

【００２９】以下の３ケースについて、本発明の実施形
態を説明する。これらの場合、コンソール１５がハイパ
ーバイザ構成定義ファイルを送る。ハイパーバイザ構成
定義ファイル１７には、主記憶装置３０と物理プロセッ
サ１１〜１３の割り当て情報が含まれる。

【００３０】ケース１は、現用の論理計算機で障害が発
生した場合、ケース２は、共通メモリ３３で障害が発生
した場合、ケース３は、共通メモリ３３の拡大と縮小が
要求された場合である。

【００３１】まず、ケース１について説明する。図９
は、ケース１についての処理手順を示す図である。現用
の論理計算機２０は、aliveメッセージを待機の論理計
算機２１に定期的に送信する(ステップ１２０)。待機の
論理計算機２１は、このaliveメッセージを確認するこ
とにより、現用の論理計算機２０が正常に稼動している
かどうか常時チェックする(ステップ１２１)。

【００３２】現用の論理計算機２０は、チェックポイン
ト時に、チェックポイントデータを共通メモリ３０ある
いは共有ディスク装置１４に書き込む(ステップ１２
２)。ここで、現用の論理計算機２０で障害が発生した
とする(ステップ１２３)。

【００３３】aliveメッセージの途絶により、待機の論
理計算機２１は、現用の論理計算機２０の障害を検出す
る(ステップ１２４)。待機の論理計算機２１は、現用の
ＩＯＰ２４をリセットする(ステップ１２５)。待機の論
理計算機２１は、物理プロセッサ１１〜１３と主記憶装
置３０の診断を行う(ステップ１２６)。

【００３４】待機の論理計算機２１は、物理プロセッサ
１１〜１３とメモリを再設定する。物理プロセッサ１１
〜１３と主記憶装置３０が正常であれば、待機の論理計
算機２３は、物理プロセッサ１１〜１３と主記憶装置３
０を自己に組み込む。物理プロセッサ１１〜１３と主記
憶装置３０に障害が発生していれば、障害の発生した物
理プロセッサ１１〜１３をシステムから切り離す(ステ
ップ１２７)。

【００３５】更に、待機の論理計算機２１は、チェック
ポイントデータを共通メモリ３２から読み出し(ステッ
プ１２８)、最新のチェックポイントから処理を再開す
る(ステップ１２９)。

【００３６】図１０は、障害が発生した論理計算機の修
復時の処理手順を示す図である。障害個所の修復が完了
すると(ステップ１４０)、コンソール１５からハイパー
バイザ構成定義ファイル１７が転送され、障害の発生し
た旧現用の論理計算機２０‐１が作成される(ステップ
１４１)。

【００３７】この際、物理プロセッサ１１〜１３とロー
カルメモリ３４が設定される。そして、障害の発生した
旧現用の論理計算機２０‐１は、新現用の論理計算機２
１‐１に、修復完了を通知する(ステップ１４２)。

【００３８】新現用の論理計算機２１‐１は、修復完了
を受信すると(ステップ１４３)、新現用の論理計算機２
１‐１は、旧現用の論理計算機２０‐１にaliveメッセ
ージを定期的に送信する(ステップ１４４)。旧現用の
論理計算機２１‐１)は、このaliveメッセージを確認す
ることにより、現用の論理計算機２１−１が正常に稼動
しているかどうか常時チェックする(ステップ１４５)。
最後に、新現用の論理計算機２１‐１は、共通メモリ３
３にチェックポイントデータの書き込みを開始する(ス
テップ１４６)。

【００３９】次に、ケース２の実施例について説明す
る。図１１は、共通メモリの障害時の処理手順を示す図
である。現用の論理計算機２０は、正常な共有メモリ３
３からデータを読み出し(ステップ１４４)、正常な共有
メモリと、障害から回復した共通メモリ３３に書き込む
(ステップ１６１、１６２)。また、１台の論理計算機
が、障害回復用に割り当てられる。

【００４０】障害の発生した共通メモリ３３は、部品交
換後、新たな領域が割り当てられる。そして、障害回復
のために割り当てられた論理プロセッサ１３が、正常な
主記憶装置３０から新たに割り当てられた領域にメモリ
の内容をコピーする。

【００４１】最後に、ケース3の実施例について説明す
る。図１２は、共通メモリの拡大処理前のメモリ構成を
示す図である。図１３は、共通メモリの拡大拡大処理後
のメモリ構成を示す図である。

【００４２】共通メモリの拡大処理の前は、共通メモリ
(A系)(３３−０)と共通メモリ(B系)(３３−１)は、それ
ぞれデータ1(５１−１、６１−１)からデータn(５１−
n、６１−n)で構成されている。リザーブメモリ３６
は、データ1(９１−１)からデータ３(９１−３)を有す
る。

【００４３】共通メモリ(A系)(３３−０)について、制
御１(５０−１)のデータアドレス部(５１−１−３)がデ
ータ１(５１−１)のアドレスを指し示し、制御１(５０
−１)のネクストポインタ(５０−１−２)が次の制御2
(５０−2)のアドレスを指し示している。制御n(５０−
n)のネクストポインタ(５０−n−２)は、先頭ポインタ
５０のアドレスを指し示している。このように、共通メ
モリ(A系)(３３−０)は、メモリを確保している。

【００４４】共通メモリ(B系)(３３−１)とリザーブメ
モリ(３６)も、共通メモリ(A系)(３３−０)と同様にメ
モリを確保している。リザーブメモリ３６は、３個のデ
ータを有する。

【００４５】ここで、図１３を用いて、共通メモリを拡
大する場合を示す。ここでは、データを1個分拡大する
場合を示す。共通メモリ(A系)(３３−０)では、リザー
ブメモリ３６から制御1(９０−１)を確保し、制御n(５
０−n)のネクストポインタ(５０−n−２)にリザーブメ
モリ３６の制御1(９０−１)のアドレスを格納する（ス
テップ２００）。リザーブメモリの制御1(９０−１)の
ネクストポインタ(９０−１−２)に、共通メモリ(A系)
の先頭ポインタ５０のアドレスが格納される（ステップ
２０１）。

【００４６】同様に、共通メモリ(B系)(３３−１)で
は、リザーブメモリ３６から制御2(９０−2)が確保さ
れ、制御nのネクストポインタ(６０−n−２)にリザーブ
メモリ３６の制御2(９０−２)のアドレスが格納される
（ステップ２０２）。リザーブメモリの制御２のネクス
トポインタ(９０−１−２)に、共通メモリ(B系)の先頭
ポインタ６０のアドレスが格納される（ステップ２０
３）。

【００４７】リザーブメモリ３６では、制御1(９０−
１)と制御2(９０−２)が使用されたので、制御3(９０−
３)のみ残っている。このため、リザーブメモリ３６の
先頭ポインタ９０のアドレスには、制御3(７０−３)の
アドレスが格納され（ステップ２０４）、制御3のネク
ストポインタ(９０−１−３)には、リザーブメモリ先頭
ポインタ９０のアドレスが格納される（ステップ２０
５）。

【００４８】このようにしてリザーブメモリ３６からメ
モリを確保することにより、共通メモリ３３を拡大する
ことが可能となる。また、共通メモリ３３のデータ部を
リザーブメモリ３６にすることでポインタのアドレスを
設定することにより、共通メモリ３３を縮小することも
可能となる。また、上記の共有メモリ３３の拡大と縮小
の方法は、ローカルメモリ３４、３５の拡大と縮小にも
適用できる。

【００４９】以上、説明したように、本発明では、現用
と待機の論理計算機および共通のメモリを設け、ここ
に、ホットスタンバイ処理に必要なチェックポイントデ
ータを格納し、システム回復時間を短縮させる。また、
現用の論理計算機で障害が発生すると、現用の論理計算
機が使用していたプロセッサやメモリを診断し、正常な
プロセッサやメモリは、再度、処理を引き継ぐ待機の論
理計算機に割り当てる。これにより、プロセッサやメモ
リなどの計算機の資源を有効に活用できる。

【００５０】

【発明の効果】本発明によれば、複数の論理計算機を有
するシステムにおいて、システム回復時間を短縮するこ
とが可能となる。また、本発明によれば、システム価格
とシステム回復時間を最適に設定できる。

【００５１】また、本発明によれば、システムが有する
プロセッサやメモリなどの資源を有効に活用できる。

【図面の簡単な説明】

【図１】本発明による計算機のシステム構成図である。

【図２】メモリ空間を示す図である。

【図３】ハイパーバイザと共通メモリを示す図である。

【図４】ローカルメモリとリザーブメモリを示す図であ
る。

【図５】制御の構成を示す図である。

【図６】ハイパーバイザを起動する方法を示す図であ
る。

【図７】ハイパーバイザの起動手段の処理手順を示す図
である。

【図８】共通メモリの制御文を示す図である。

【図９】稼動時の処理手順を示す図である。

【図１０】修復時の処理手順を示す図である。

【図１１】共通メモリの障害回復を示す図である。

【図１２】共通メモリの拡大処理前のメモリ構成を示す
図である。

【図１３】共通メモリの拡大処理後のメモリ構成を示す
図である。

【符号の説明】

１０…物理計算機、２０〜２１…論理計算機、３３…共
通メモリ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者奥原進神奈川県横浜市戸塚区戸塚町5030番地株式会社日立製作所ソフトウエア事業部内 (72)発明者二瀬健太神奈川県川崎市麻生区王禅寺1099番地株式会社日立製作所システム開発研究所内Ｆターム(参考） 5B018 GA04 HA04 MA12 5B034 BB02 BB11 BB17 DD07 5B098 AA10 GD02 GD04 GD05 GD14 HH01

Claims

【特許請求の範囲】

【請求項１】複数の論理計算機から構成される計算機シ
ステムにおいて、複数のプロセッサ及びメモリを有し、前記複数のプロセッサ及びメモリの一部が現用の論理計
算機に割り当てられ、前記複数のプロセッサ及びメモリ
の他の一部がバックアップ処理を行う待機の論理計算機
に割り当てられ、前記メモリの他の一部が前記現用と前
記待機の論理計算機が共有する共通メモリとして割り当
てられることを特徴とする計算機システム。
【請求項２】前記共通メモリは二重化されており、前記現用の論理計算機は、前記二重化された共通メモリ
の双方にチェックポイントデータを格納することを特徴
とする計算機システム。
【請求項３】前記チェックポイントデータは、チェック
ポイント時に、前記二重化された共通メモリに格納され
ることを特徴とする計算機システム。
【請求項４】前記共通メモリのメモリサイズを拡大ある
いは縮小する手段と、待機の動作する場合の定義ファイルとを有することを特
徴とする計算機システム。
【請求項５】前記現用の論理計算機で障害が発生する
と、前記待機の論理計算機は、自身のローカルメモリサ
イズを拡大し、障害の発生した前記現用の論理計算機の
メモリを縮小することを特徴とする計算機システム。
【請求項６】前記現用の論理計算機で障害が発生する
と、前記待機の論理計算機は、該待機の論理計算機に割
り当てられる前記プロセッサの数を拡大し、障害の発生
した前記現用の論理計算機に割り当てられていたプロセ
ッサの数を減少させることを特徴とする計算機システ
ム。