JPH02128257A - エラー発生通知方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、誤り訂正符号を使用する半導体ディスクのエ
ラー発生通知方法に関し、特に、メモリ素子の損傷発見
及び交換を容易にするエラー発生・通知方法に関する。

誤り訂正符号（Ｅｒｒｏｒ−Ｃｏｒｒｅｃｔ　ｉｎｇ　
　Ｃｏｄｅ：以下、ＥＣＣと呼称する）は、コードを構
成するビット中に誤りがあったとき、それを訂正できる
ような規則で構成された冗長符号のことで、通信回線や
メモリ上のデジタル情報が雑音等で変化しても、情報を
ＥＣＣで符号化しておけば、変化したビットを検出して
正しく訂正できる。

Ｂ１発明の概要 本発明は、誤り訂正符号を使用する半導体ディスクのエ
ラー発生通知方法において、メモリインターフェイスで
ビット単位に検出されたすべてのエラー発生とその誤り
ビット位置をホストインターフェイスに通知することに
より、メモリ素子の損傷の発見及び交換を容易にし、デ
ータの信頼性を向上させる技術を提供するものである。

Ｃ１従来の技術 近年、記憶手段として大容量の半導体メモリが従来の磁
気ディスクに似た方式で使用され、磁気ディスクがメカ
ニカルな操作に時間がかかる欠点を解決し、半導体ディ
スクと呼ばれて重用されている。

第３図は、半導体ディスクの一例を示す構成図である。

同図において、半導体ディスク１０は、ホストコンピュ
ータ２０とシステムメモリ３０を連結するシステムバス
４０に接続され、内部は、該システムバス４０に接続さ
れるホストインターフェイス１１と、ローカルバス１２
によりホストインターフェイス１１に接続されるメモリ
インターフェイス１３と、そのメモリインターフェイス
１３に接続されるメモリバス１４に並列に配設された複
数のメモリボード１５ａ、１５ｂ・・・１５ｎとで構成
されている。

データが記憶されるのはメモリボード１５ａ。

＋５ｂ・・・１５ｎで、メモリ素子として半導体のＤＲ
ＡＭ（Ｄｙｎａｍｉｃ　　ＲＡＭ）が使用されている。

ＤＲＡＭは、一般に静電容量に蓄積された電荷で記憶し
、静電容量が放電してしまわない間に充電（リフレッシ
ュ）する必要があり、所定の確率でエラーを発生する。

従って、この一過性のエラーに対してデータ誤りの検出
及び訂正の方法が考慮されるのは当然で、その方法とし
ては通常ＦＣＣが使用され、例えば下記の２つの方法が
行われている。

（＋）ワードＦＣＣチエツク方式 第４図（ａ）に示す如く、例えばＤＲＡＭ４１　。

４２．４３．４４による４バイト（３２ビツト）を１ワ
ードとし、このワード単位毎に７ビツトのチエツクビッ
トをＲＡＭ４５で付加し、２ビツトの誤り検出機能と１
ビツトの誤り訂正機能を付与する。

（２）ブロックＦＣＣチエツク方式 ｌブロックデータ（例えば５１２バイト）毎に第４図（
ｂ）に示す如く、４バイトのチエツクコードを付加し、
３２ビツトまでのバーストエラー検出機能と１１ビツト
までのバーストエラー訂正機能を付与する。

上記２方式のうち、ワードＦＣＣチエツク方式は第３図
に示したメモリインターフェイス１３で処理され、ブロ
ックＦＣＣチエツク方式は同じくホストインターフェイ
ス１１で処理される。メモリインターフェイス１３は、
訂正の可能なワードＦＣＣエラーが発生した場合にＦＣ
Ｃによる訂正を行い、訂正不可能なワードＦＣＣエラー
の場合のみをホストインターフェイスＩＩに通知する。

ホストインターフェイス１１は、エラーに関する３つの
レジスタを下記の如く備えている。

エラー発生情報レジスタは、訂正可能か否かに拘わらず
、エラーに関する全発生情報を記憶する。

エラー位置レジスタは、訂正の可能なブロックＦＣＣエ
ラーが発生したとき、データ中の位置を記憶する。

エラーパターンレジスタは、訂正の可能なブロックＥＣ
Ｃエラーが発生したときにホストコンピュータ２０がそ
のエラーを訂正するためのＥＣＣパターンを記憶する。

ホストコンピュータ２０は、システムバス４０を介して
、ホストインターフェイス１１の各レジスタの内容を読
み出して、半導体ディスクｌＯの状態を認識する。

Ｄ０発明が解決しようとする課題 しかしながら、上記従来の方式でエラーの検出及び訂正
を行う場合、第３図のメモリボード１５上のＤＲＡＭが
１個だけ損傷していてホストコンピュータ２０からデー
タを読み出そうとすると、１ビツトの誤りが発生するが
、この誤りはメモリインターフェイス１３で訂正されて
しまい、ホストインターフェイス１１には正しいディス
クが渡されることになる。このため、ホストコンピュー
タ２０は、ホストインターフェイスｌｌ上のデータに誤
りを発見することがなく、メモリボード１５に発生した
異常を認識することができない。そのエラーが一過性の
ものであればそれでも差し支えないが、ＤＲＡＭの損傷
によるようなとき、その状態を放置したままで別のＤＲ
ＡＭが損傷した場合に、ワードＦＣＣ及びブロックＦＣ
Ｃによる訂正が不可能なデータとなってしまい、ホスト
コンピュータ２０は半導体ディスクＩＯの内容を読み出
せなくなる。突然このような事態が起こった場合、シス
テム全体に及ぼす影響がどうなるかは想像に余りあり、
最悪のケースとしてシステムダウンを覚悟しなければな
らない。

本発明は、このような課題に鑑みて創案されたもので、
メモリ素子の損傷発見及び交換を容易にし、データの信
頼性を向上させるエラー発生通知方法を提供することを
目的としている。

Ｅ０課題を解決するための手段 本発明における上記課題を解決するための手段は、ワー
ド単位に付加される誤り訂正符号でエラーの訂正を行う
メモリインターフェイスとブロック単位に付加される誤
り訂正符号でエラーの訂正を行うホストインターフェイ
スとを介してデータを転送する半導体ディスクのエラー
発生通知方法において、メモリインターフェイスでビッ
ト単位に検出されたすべてのエラー発生とその誤りビッ
ト位置をホストインターフェイスに通知するエラー発生
通知方法によるものとする。

Ｆ８作用 本発明は、ＦＣＣにより自動的にデータ誤りを訂正する
機能を備えた半導体ディスクのインターフェイスにおい
て、ワード単位に誤りを訂正するメモリインターフェイ
スがｌビットのデータ誤りを訂正した場合にも、そのエ
ラー発生情報と発生ビット位置をホストインターフェイ
スへ送る。

ホストインターフェイスは、エラーがブロック単位に発
生した場合のため、−数的にエラー発生情報レジスタと
エラー位置レジスタとエラーパターンレジスタを備えて
いるが、訂正可能なワードＦＣＣエラーの場合もその発
生情報と発生ビット位置をレジスタに登録しておくこと
によりホストコンピュータからの読み出しを可能にし、
エラーが一過性のものでなかった場合、ホストコンピュ
ータがそれを認識し、かつそのＤＲＡＭの位置を容易に
検索できるようにしたものである。

Ｇ、実施例 以下、図面を参照して、本発明の実施例を詳細に説明す
る。

第１図は、本発明の一実施例の構成図である。

図中１はホストインターフェイス、２はローカルバス、
３はメモリインターフェイスで、それぞれのＦＣＣエラ
ー訂正に関する部分のみが示されている。

同図において、ポストインターフェイス１は、ブロック
単位にＦＣＣエラーを検出して訂正するＥＣＣエラー訂
正回路１ａと、その出力を制御するフリップフロップ１
ｂと、エラーに関するすべての発生情報を記憶するエラ
ー発生情報レジスタＩｃと、データ中のエラー位置を記
憶するエラー位置レジスタ１ｄと、ホストコンピュータ
がエラーを訂正するためのＦＣＣパターンを記憶するエ
ラーパターンレジスタＩｅとを備えている。

またメモリインターフェイス３は、ワード単位にＦＣＣ
エラーを検出して訂正するＥＣＣエラー訂正回路３ａと
、その出力を制御するフリップフロップ３ｂと、データ
中のエラー位置を記憶するエラー位置レジスタ３ｃとを
備えている。

メモリインターフェイス３のＥＣＣエラー訂正回路３ａ
は、既に説明した如く、２ビツトの誤りを検出し、１ビ
ツトの誤りを訂正することができる。１ビツトの誤り訂
正はＦＣＣにより自動的に行われ、これを通知する必要
はないという考え方の場合は、第２図に示す比較例のよ
うに、エラー訂正回路３ａか検出したエラー発生情報と
該回路３ａが行った１ビット誤り訂正情報の反転信号と
をゲート回路３ｄでＮＡＮＤすれば、訂正不可能な場合
のみフリップフロップ３ｂを起動することになる。しか
し本実施例では、第１図に示すように、すべてのエラー
発生情報でフリップフロップ３ｂを起動するものとし、
１ビツトの誤り訂正であってもホストインターフェイス
ｌに通知する。

尚、このとき、前記エラー位置レジスタ３ｃに、訂正を
行ったビットに関する情報が書き込まれる。

メモリインターフェイス３からワードＥＣＣエラー発生
の通知を受けたホストインターフェイスｌは、訂正可能
か訂正不可能かを区別する。訂正不可能の場合、前記エ
ラー発生情報レジスタｌｃに、訂正不可能なＦＣＣエラ
ーが発生したことを書き込み、処理を終了する。訂正可
能である場合、まず、エラー発生情報レジスタｌｃに、
訂正可能なＦＣＣエラーが発生したことを書き込み、次
に、メモリインターフェイス３のエラー位置レジスタ３
ｃからビット情報を読み出し、エラーパターンレジスタ
ｌｅに書き込み、最後に、発生したエラーのブロック位
置を自己のエラー位置レジスタｌｄに書き込む。

ホストインターフェイスｌ内のレジスタｌｃ。

ｌｄ、ｌｅの内容は、逐一ホストコンピュータに通知さ
れる。ホストインターフェイスからＦＣＣエラー発生の
通知を受けたホストコンピュータはエラー位置レジスタ
１ｄ及びエラーパターンレジスタ１ｅの内容に従い、訂
正処理を行おうとするが、エラー発生位置がメモリイン
ターフェイス３の相当するＥＣＣ部であることがわかる
と、訂正処理は行わず、自己のエラーログ（図示せず）
にエラー発生情報レジスタ１ｃの内容を取り込むだけで
、正常な動作に戻る。このように、本実施例では、ホス
ト側ＯＳドライバの変更や専用レジスタの追加は必要と
しない。

本実施例では、ホストインターフェイス１内の各レジス
タＩｃ、ｌｄ、ｌｅの内容は逐一ホストコンピュータに
通知され、ホスト側のエラーログに記録される。従って
、ホスト側のソフトウェアで、エラーログをチエツクす
る際にワードデータの誤りに対応する手順を設定してお
けば、メモリボードのいずれかのＤＲＡＭ素子が損傷し
たことを検知することも可能であり、また、どの素子が
損傷したかを検索することもでき、別のＤＲＡＭ素子が
損傷して訂正不可能なデータ誤りが発生する以前にＤＲ
ＡＭ素子の交換を行うことが容易になる。

尚、実際にはＤＲＡＭのデータ誤りの発生率は極めて低
いので、上記の如く、逐一エラーログの通知を行うよう
にしておいても、それほどホストコンピュータの負担に
はならない。

Ｈ１発明の効果 以上、述べたとおり、本発明によれば、ＦＣＣエラー訂
正方式による半導体ディスクにおいて、メモリ素子の損
傷発見・交換を容易にし、データの信頼性を向上させる
エラー発生通知方法を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図はその比較
例の説明図、第３図は半導体ディスクの一般例の構成図
、第４図はＥＣＣ処理の説明図である。 ＩＯ・・・半導体ディスク、２０・・・ホストコンピュ
ータ、３０・・・システムメモリ、１．１１・・・ホス
トインターフェイス、２．１２・・・ローカルバス、３
．１３・・・メモリインターフェイス、１４・・・メモ
リバス、１５　ａ、　　１５　ｂ＝１５　ｎ−メモリボ
ード、１　ａ、３　ａ−ＥＣＣエラー訂正回路、ｌｂ、
３ｂ・・・フリップフロップ。 第 図 第２図 −数的な半導体ディスクの構成図 ８ｂｉｔ ｂｉｔ ｂｉｔ ｂｕ ｂｉｔ （ａ） ４ｂｙｔｅＸ８ （ｂ） ＥＣＣ処理の説明図

Claims (1)

【特許請求の範囲】
1. （１）ワード単位に付加される誤り訂正符号でエラーの
   訂正を行うメモリインターフェイスとブロック単位に付
   加される誤り訂正符号でエラーの訂正を行うホストイン
   ターフェイスとを介してデータを転送する半導体ディス
   クのエラー発生通知方法において、メモリインターフェ
   イスでビット単位に検出されたすべてのエラー発生とそ
   の誤りビット位置をホストインターフェイスに通知する
   ことを特徴とするエラー発生通知方法。