JPH02128228A - 仮想計算機システムにおける回路共用制御方式 - Google Patents

仮想計算機システムにおける回路共用制御方式

Info

Publication number
JPH02128228A
JPH02128228A JP63283103A JP28310388A JPH02128228A JP H02128228 A JPH02128228 A JP H02128228A JP 63283103 A JP63283103 A JP 63283103A JP 28310388 A JP28310388 A JP 28310388A JP H02128228 A JPH02128228 A JP H02128228A
Authority
JP
Japan
Prior art keywords
line
input
output
shared
virtual
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63283103A
Other languages
English (en)
Inventor
Terumi Hiwatari
日渡 輝美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63283103A priority Critical patent/JPH02128228A/ja
Publication of JPH02128228A publication Critical patent/JPH02128228A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、仮想計算機システムにおける回線共用制御方
式に関するものである。
(従来の技術) 従来の仮想針Xaシステムにおける回線共用制御方式に
ついて、第4図をもとに説明すると、成る仮想計算機の
オペレーティングシステム(ゲストO8とも言う)30
1で動作するタスク11およびタスク12から共用する
実回線305に出されるメツセージ送受信要求は、ゲス
ト03301の回線共用制御部3013により共用制御
が行なわれ、入出力命令の実行部3014で順次にSI
O等の回線への入出力命令が発生される。同様に、他の
ゲスト08302のタスク21およびタスク22から共
用される実回線305に出されるメツセージ送受信要求
は、ゲストOS 302の回線共用制御部3023によ
り共用制御が行なわれ、入出力命令の実行部3024で
順次に回線への入出力命令が発行される。
しかし、上記発行された回線への各入出力命令は実計算
機(ホストマシンとも言う)303では直接には実行さ
れず、入出力命令のインタセプトを発生しく3031)
 、実計算機303上で動作するVMモニタ(仮想計算
機システム用のオペレーティングシステム)304にゲ
スト03301およびゲストOS 302からの入出力
命令のインタセグションが次々に報告される。
VMモニタ304は上記報告があると、ゲストOS 3
01,302と同一の共用制御を回線共用制御部304
1で行ない、仮想計算機の入出力命令の検証、チャネル
プログラム及び入出力バッファのアドレス変換等のシュ
ミレーションを行なっな後(3042) 、順次に実回
線(例えば専用回線)305に入出力命令を発行し、チ
ャネルプログラムの実行を指示する。
チャネルプログラムの動作が終了すると、入出力終了割
込みが実計算機303のVMモニタ304に報告される
。VMモニタ304はこれに応答して、ゲスト0830
1からの入出力要求に関するものであることを認識する
と、ゲストOS 301に対して入出力終了割込みが可
能であれば、PSWの変換および入出力終了事象の報告
等のシュミレーションを行ない(3043) 、ゲスト
OS 301の入出力終了処理部3015へ制御を渡し
、入出力終了処理部3015は入出力終了処理を行なう
同様に、VMモニタ304は次に実行すべきゲストOS
 302からのメツセージ送受信要求について入出力命
令を発行し、チャネルプログラムの実行を指示する。こ
のチャネルプログラムの動作が終了し入出力終了割込み
が実計$1lfi303のVMモニタ304に報告され
ると、VMモニタ304は、ゲストOS 302からの
メツセージ送受信要求に関するものと認識してゲストO
S 302に対して入出力割込みが可能であれば、PS
Wの変換および入出力終了事象の報告を行なう。これに
よって、制御はゲスト03302の入出力終了処理部3
025へ移り、入出力終了処理部3025は入出力終了
処理を行なう。
(発明が解決しようとする課題) 上述した従来の仮想計算機システムにおける回線共用制
御方式は、ゲストO8の回線制御管理機能により回線共
用制御および入出力命令を実行した後、VMモニタの回
線管理機能で再度回線共用制御および入出力命令を実行
しなければならず、且つ、実回線からの入出力終了割込
みについても、−旦VMモニタで入出力終了割込み処理
を行なった後、再度ゲストO8で入出力終了割込み処理
を行なわなければならず、即ち、二段階の回線共用制御
、入出力命令の実行および入出力終了割込み処理を行な
わなければならないため、実行性能が低下するという欠
点があった。
本発明はこのような従来の欠点を解決し、仮想計算機シ
ステムにおける回線共用制御の性能を高めることを目的
としている。
(課趙を解決するための手段) 本発明は上記目的を達成するために、セグメンテーショ
ン方式による仮想記憶管理機能を有し同一種類のオペレ
ーティングシステムの動作する複数の仮想計算機を同一
の実計算機上で動作させる仮想計算機システムの回線共
用制御方式において、前記複数の仮想計算機の各オペレ
ーティングシステムにおける前記仮想記憶管理al能に
より回線制御部をシステム共有アドレス空間に置いて共
用させる共用手段を有し、 該共用手段により前記オペレーティングシステムで共用
される前記回線制御部に、 実回線に対応する論理装置識別情報と開始待ち行列とが
管理される回線制御管理テーブルと、前記オペレーティ
ングシステムの各々から出されるメツセージ送受信要求
が同一の共用可能な実回線に対するものであるか否かを
前記回線管理テーブルの情報の論理装置識別情報に基づ
き調べ、共用可能であれば前記実回線に逐次に入出力動
作を行なわせるために、前記回線制御管理テーブルから
調べた前記開始待ち行列に前記メツセージ送受信要求を
順次に登録する回線共用制御手段と、前記待ち行列に登
録されたメツセージ送受信要求に基づき前記実回線に順
次にメツセージ送受信要求の実行を指示する入出力命令
実行手段と、前記実回線の動作終了時に該実回線からの
入出力終了報告を受取り、前記回線制御管理テーブルの
論理装置識別情報に基づいて該入出力終了報告の通知先
であるメツセージ送受信要求元を求め、該メツセージ送
受信要求元に入出力終了を通知すると共に、該入出力終
了通知を行なったメツセージ送受信要求を前記開始待ち
行列から外し、未だ前記開始待ち行列にメツセージ送受
信要求が存在すれば前記入出力命令実行手段に制御を渡
す入出力終了通知手段とを設け、 実計算機システムに接続された共用可能な実回線を一元
的に制御することで、複数の仮想計3j、機からのメツ
セージ送受信要求を一元的に共用制御する構成を有する
(作用) 回線制御管理テーブル、回線共用制御手段、入出力命令
実行手段および入出力終了通知手段を含む回線制御部が
システム共有アドレス空間上に置かれ、共用手段により
各オペレーティングシステムで共用されるので、−段階
で回線共用制御、入出力命令の実行および入出力終了処
理を行なうことができる。
(実施例) 次に本発明の実施例について図面を参照して説明する。
第1図は本発明の一実施例を示す構成図であり、この実
施例の仮想計算機システム1は、セグメンテーション方
式の仮想記憶管理機能を有する仮想計算機αおよびβと
、共用可能な実回線6とを含んでいる。仮想計算機αお
よびβは、それぞれ同一種類のオペレーティングシステ
ム2および3を含む、また、回線共用制御手段50、入
出力命令実行手段51、回線制御管理テーブル52およ
び入出力終了通知手段53から構成される回liI制御
部5が、システム共有アドレス空間7に置かれ、仮想記
憶管理機能共用手段4によって仮想計算機αと仮想計算
機βとで共用可能に構成されている。なお、本実施例に
おいては、仮想計算機システム上で動作する仮想計算n
(即ちオペレーティングシステム)を2個としたが、3
個以上の仮想計算機を同一の実計算機上に実現した仮想
計算機システムに対しても本発明は適用可能である。
本実施例において、仮想記憶管理機能共用手段4は、回
線制御部5をオペレーティングシステム2及び3が仮想
計算機システム1上で共用できるように、セグメンテー
ション方式を使用してオペレーティングシステム2及び
3のシステム共有アドレス空間7上に回線制御部5を位
置付ける。即ち、オペレーティングシステム2で作成さ
れた回線共用制御手段、入出力命令実行手段、入出力終
了通知手段および回線制御管理テーブルのアドレス空間
と、オペレーティングシステム3で作成された回線共用
I111手段、入出力命令実行手段、入出力終了通知手
段および回線制御管理テーブルのアドレス空間とを同じ
にしておくことにより、詳細に後述するようにオペレー
ティングシステム2及び3で回線制御部5は共用可能と
なる。
このような共用可能な回線制御部5は、オペレーティン
グシステム2からのメツセージ送受信要求20あるいは
オペレーティングシステム3からのメツセージ送受信要
求30を受付け、共用可能な実回線6に対する共用制御
を行ない、順次に指定の実回線6に対し入出力命令を発
行する。また、実回線6からの入出力終了割込みの報告
を受けると、メツセージ送受信要求20或いはメツセー
ジ送受信要求30に対しメツセージ送受信結果を報告す
る。
第2図は回線制御管理テーブル52の構成例を示ず図で
ある0回線制御管理テーブル52は、各々の実回線に対
応する論理装置識別名、物理チャネル、開始待ち行列お
よび共用可能性情報等を管理しており、回線共用#11
1手段50、入出力終了通知手段53から参照される。
第1図において、回線共用制御手段50は、オペレーテ
ィングシステム2および3がら例えばメツセージ送受信
要求20、メツセージ送受信要求3oの順でメツセージ
送受信要求を受付けると、その要求時に指定されたチャ
ネルプログラム内の論理装置識別名から回線制御管理テ
ーブル52における対応する回線管理エントリを求め、
そのエントリが共用可能な実回線6に対応していなけれ
ばエラーとして処理し、共用可能であれば、メツセージ
送受信要求順にそのエントリの開始待ち行列にメツセー
ジ送受信要求をキューインし、その開始待ち行列に最初
にキューインしたメツセージ送受信要求20を取出し、
入出力命令実行手段51に制御と共に渡す。
入出力命令実行手段51は、回線共用制御手段50から
実行要求されたメツセージ送受信要求20のチャネルプ
ログラムを実行するために、指定の実回線6に対し入出
力命令を発行する。なお、実計算機のハードウェア、フ
ァームウェアは前記入出力命令で指定されたチャネルプ
ログラムのアドレス、その中のバッファアドレスを仮想
アドレスから実アドレスへ変換し、実回線6に入出力動
作を指示する。
入出力終了通知手段53には、実回線6の入出力動作が
終了すると制御が渡り、実計算機から報告された入出力
終了事象メツセージ内の物理チャネルから回線制御管理
テーブル52をもとに対応する回、線管理エントリを探
し、そこに管理されている開始待ち行列の最初にキュー
インされているメツセージ送受信要求20をその開始待
ち行列から取り外し、入出力結果をメツセージ送受信要
求20に通知する。そして、その開始待ち行列の先頭部
分となったメツセージ送受信要求30について回線共用
制御手段50に実行を要求する。
第3図はシステム共有アドレス空間上に置かれる回線制
御部5の共用手段である仮想記憶管理機能共用手段4の
説明図であり、同図において、仮想計算機αのプロセス
A、B、仮想計算機βのプロセスX、Yに付与された(
J+、P+>はプロセス1の識別名、5TWA−iはセ
グメント表表示語列、5TNiはセグメント表番号i、
5T−1はセグメント表、STE iはセグメント表記
述項目番号i、A−1,B−1,X−1,Y−1はそれ
ぞれプロセスA、B、X、Y、の固有セグメント、AB
−1,XY−1はそれぞれプロセスAとプロセスB、プ
ロセスXとプロセスYの共有セグメント、S−1はシス
テム(全プロセス)共有セグメントである。このシステ
ム共有セグメントS−1に、アドレス空間を同じくして
第1図の回線制御部5を実現するプログラム等が格納さ
れている。なお、セグメント表5T−i中のCはそのセ
グメント表にリンクされたセグメントの属性を表し、C
=00でプロセス固有セグメント。
C=01でプロセス群共有セグメント、C=11でシス
テム共有セグメントを表す。
第3図において、仮想計算機αのプロセスAおよびBは
、システム共有セグメントS−1に存在する回線制御部
5を使用してメツセージ送受信要求を行なう、このため
にシステム共有セグメントS−1は、プロセスAにより
リンクされているセグメント表表示語列5TWA−Aの
に番目のエントリからセグメント表5T−3へリンクさ
れ、更にこのセグメント表5T−3のn番目のエントリ
からリンクされている。なお、n番目のエントリにはセ
グメントの属性としてシステム共有セグメントであるこ
とが定義されている。同様にプロセスBについても、プ
ロセスBによりリンクされているセグメント表表示語列
5TWA−Bのk(セグメント表表示語列5TWA−A
のkと同一値)番目のエントリからセグメント表5T−
3がリンクされている。
他方、仮想計算機βのプロセスXおよびYも仮想計算機
αのプロセスAおよびBと同じ回線制御部5を使用させ
るために、即ちセグメントS−1をアクセスできるよう
に、プロセスXによりリンクされているセグメント表表
示語列S TWA −Xのk(セグメント表表示語列5
TWA−Aのkと同一値)番目のエントリからセグメン
ト表5T−3がリンクされている。同様にプロセスYに
ついても、プロセスYによりリンクされているセグメン
ト表表示語列5TWA−Yのk(セグメント表表示語列
5TWA−Aのkと同一値)番目のエントリからセグメ
ント表5T−8がリンクされでいる。
(発明の効果) 以上に説明したように、本発明によれば、回線制御部を
複数のオペレーティングシステムで共用することにより
2、−段階で回線共用制御、入出力命令の実行および入
出力終了処理を行なうことができる為、仮想計算機シス
テムにおける回線制御の実行性能を高めることができる
効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例の構成図、第2図は第1図中
の回線制御管理テーブル52の具体的な構成例を示す図
、第3図は仮想記憶管理機能共用手段4の説明図、第4
図は従来の回線共用制御方式の構成図である。 1・・・仮想計算機システム、2・・・仮想針i機αの
オペレーティングシステム、3・・・仮想針XRβのオ
ペレーティングシステム、4・・・仮想記憶管理機能共
用手段、5・・・回線制御部、6・・・共用可能な実回
線、7・・・システム共有アドレス空間、20.30・
・・メツセージ送受信要求、50・・・回線共用制御手
段、51・・・入出力命令実行手段、52・・・回線制
御管理テーブル、53・・・入出力終了通知手段。

Claims (1)

  1. 【特許請求の範囲】 セグメンテーション方式による仮想記憶管理機能を有し
    同一種類のオペレーティングシステムの動作する複数の
    仮想計算機を同一の実計算機上で動作させる仮想計算機
    システムの回線共用制御方式において、 前記複数の仮想計算機の各オペレーティングシステムに
    おける前記仮想記憶管理機能により回線制御部をシステ
    ム共有アドレス空間に置いて共用させる共用手段を有し
    、 該共用手段により前記各オペレーティングシステムで共
    用される前記回線制御部に、 実回線に対応する論理装置識別情報と開始待ち行列とが
    管理される回線制御管理テーブルと、前記オペレーティ
    ングシステムの各々から出されるメッセージ送受信要求
    が同一の共用可能な実回線に対するものであるか否かを
    前記回線管理テーブルの情報の論理装置識別情報に基づ
    き調べ、共用可能であれば前記実回線に逐次に入出力動
    作を行なわせるために、前記回線管理テーブルの前記開
    始待ち行列に前記メッセージ送受信要求を順次に登録す
    る回線共用制御手段と、 前記待ち行列に登録されたメッセージ送受信要求に基づ
    き前記実回線に順次にメッセージ送受信要求の実行を指
    示する入出力命令実行手段と、前記実回線の動作終了時
    に該実回線からの入出力終了報告を受取り、前記回線制
    御管理テーブルの論理装置識別情報に基づいて該入出力
    終了報告の通知先であるメッセージ送受信要求元を求め
    、該メッセージ送受信要求元に入出力終了を通知すると
    共に、該入出力終了通知を行なつたメッセージ送受信要
    求を前記開始待ち行列から外し、未だ前記開始待ち行列
    にメッセージ送受信要求が存在すれば前記入出力命令実
    行手段に制御を渡す入出力終了通知手段とを設け、 実計算機システムに接続された共用可能な実回線を一元
    的に制御することで、複数の仮想計算機からのメッセー
    ジ送受信要求を一元的に共用制御することを特徴とする
    仮想計算機システムにおける回線共用制御方式。
JP63283103A 1988-11-09 1988-11-09 仮想計算機システムにおける回路共用制御方式 Pending JPH02128228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63283103A JPH02128228A (ja) 1988-11-09 1988-11-09 仮想計算機システムにおける回路共用制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63283103A JPH02128228A (ja) 1988-11-09 1988-11-09 仮想計算機システムにおける回路共用制御方式

Publications (1)

Publication Number Publication Date
JPH02128228A true JPH02128228A (ja) 1990-05-16

Family

ID=17661256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63283103A Pending JPH02128228A (ja) 1988-11-09 1988-11-09 仮想計算機システムにおける回路共用制御方式

Country Status (1)

Country Link
JP (1) JPH02128228A (ja)

Similar Documents

Publication Publication Date Title
US20050216617A1 (en) Obtaining queue measurement data for a range of logical control unit queues
JPS6231437A (ja) 仮想計算機システムの入出力制御方法
JPH06187178A (ja) 仮想計算機システムの入出力割込み制御方法
JPH0594317A (ja) 仮想計算機の入出力割り込み処理方式
JPH01124042A (ja) 仮想計算機システムにおける回線制御方式
JPH02128228A (ja) 仮想計算機システムにおける回路共用制御方式
JPH03122727A (ja) 仮想計算機システムのタイマ制御方式
JP2522162B2 (ja) 仮想計算機システムにおける端末共用制御方式
JPH05324430A (ja) データ処理装置
JP3227069B2 (ja) 入出力処理システム
JPH0281239A (ja) 仮想計算機システムにおけるファイル共用制御方式
US20020099716A1 (en) Technique and apparatus to process data
JPH0348937A (ja) 仮想計算機システムにおける入出力命令実行方式
JPS63241642A (ja) 仮想計算機システムにおける入出力共用制御方式
JPS63241641A (ja) 仮想計算機システムにおける入出力制御方式
JPH04336628A (ja) 仮想計算機システムのsysout制御方式
JPH09282196A (ja) 複合論理プロセッサシステムのプログラム走行制御方式
JP3073903B2 (ja) 情報処理装置及びそのi/o割込み制御方法
JPS58200363A (ja) 仮想システムの入出力制御方式
JPH02245864A (ja) 多重プロセッサシステム
JPH05134960A (ja) ローカルプロセツシング方式
JP2864255B2 (ja) 仮想計算機方式の計算機システム
JPH05113894A (ja) 仮想計算機システムにおけるフアイル資源管理方式
JPH05113893A (ja) 仮想計算機システムにおけるボリユーム資源管理方式
JPS62237560A (ja) マルチプロセツサシステム