JPH02128227A - タスク制御方式 - Google Patents

タスク制御方式

Info

Publication number
JPH02128227A
JPH02128227A JP28337888A JP28337888A JPH02128227A JP H02128227 A JPH02128227 A JP H02128227A JP 28337888 A JP28337888 A JP 28337888A JP 28337888 A JP28337888 A JP 28337888A JP H02128227 A JPH02128227 A JP H02128227A
Authority
JP
Japan
Prior art keywords
task
flag
processing
level
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28337888A
Other languages
English (en)
Other versions
JPH087689B2 (ja
Inventor
Masatoshi Takita
雅敏 瀧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28337888A priority Critical patent/JPH087689B2/ja
Publication of JPH02128227A publication Critical patent/JPH02128227A/ja
Publication of JPH087689B2 publication Critical patent/JPH087689B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exchange Systems With Centralized Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要] 電子交換機等において、優先順序の異なる複数のタスク
を実行するときのタスク制御方式に関し、処理の無駄を
低減することを目的とし、それぞれが所定の処理を実行
する1つ以上の第1のタスクと、第1のタスクに比べて
優先度の低い処理を実行する第2のタスクと、第2のタ
スクの処理の解放に関する識別情報を保持するフラグと
、所定周期で導入される割込み信号に応じてフラグを所
定の状態に設定すると共に、解放要求が導入されたとき
に、フラグの状態に応じて第2のタスクの処理の解放を
実施し、この解放処理の実行に応じてフラグの内容を変
更する実行制御手段とを備えるように構成する。
〔産業上の利用分野〕
本発明は、例えば電子交換機において、優先順序の異な
る複数のタスクを実行するときのタスク制御方式に関す
るものである。
〔従来の技術〕
同時に多数の呼をただ1個の処理装置によって時分割的
に、しかも実時間性を損なうことなく多重処理を行なう
ために、プログラムを効率よく管理することは、電子交
換システムにとってきわめて重要である。(電気通信共
済会発行「D10形自動交換機 第1部 概要」の25
8ページから引用)。
一般的に、電子交換機のソフトウェア制御方式は、各種
のタスク(処理装置からみた仕事の単位)に優先順位(
レベル)を割り付けて複数のタスクを制御している。
このレベルは、周期的に実行されるクロックレベルと、
それ以外の通常のイ1事を行なうベースレベルとに大別
することができる。例えば、クロックレベルではベース
レベルの1タスクが長時間に渡って処理を独占している
ような無限ループになっていないかを監視する処理(以
後メーズ処理と称する)を行なっており、ベースレベル
では交換接続処理を行なっている。また、このベースレ
ベルの処理で長時間実行されるタスクは、他のタスクの
処理が実行されるように実行レベルの解放(以後サスペ
ンド処理と称する)を行なっている。
第5図に、クロックレベルのタスクとベースレベルのタ
スクとを実行する場合の従来例を示す。
図において、クロックレベルは実行周期の許容範囲に応
じて更に2つのレベルに分けられ、優先順位の高い方を
Hレベル(CLK (H)) 、低い方をLレベル(C
LK (L))とした。また、ベースレベルのタスクは
それほど時間的な精度を必要としないので、起動すべき
周期がきたら待ち合わせによって起動する方法を採って
おり、このための待ち行列のクラスが3個あって、優先
順位の高い方のレベルから順にBIQI、BIQ2.B
IQ3 (Qは待ち行列)と称する。
第5図(イ)にクロックレベル及びベースレベルの各レ
ベルの遷移状態を示す。インターバルタイマ等から所定
周期(例えば4部)のクロック割込みが発生し、このク
ロック割込みが発生するとLレベルあるいはB1の各レ
ベルが実行中でも確実にHレベルのタスクを実行する。
以後、L、  BIQI、BIQ2.BIQ3の各レベ
ルのタスクを順に実行する。また、このクロック割込み
が生じたときにLレベル以下のタスクを中断してHレベ
ルの実行を行なったときは、Hレベルの仕事が終了した
後に、クロック割込みによって中断されたタスクの処理
を再開する。更に、装置診断等の優先順位の低いタスク
の処理が長時間に及ぶことを防ぐために、BIQ3レベ
ルのタスクにはサスペンド処理が組み込まれており、こ
のサスペンド処理を実行することによりこのBIQ3レ
ベルのタスクの処理の解放が行なわれる。
〔発明が解決しようとする課題〕
ところで、交換機の負荷状態は変動するため、高負荷を
想定してサスペンド処理を組み込んでおり、低負荷時に
処理の無駄が生じるという問題点があった。また、低負
荷を想定してサスペンド処理を組み込んだ場合は高負荷
時に処理が間に合わなくなってしまう。
第4図(ロ)に高負荷時のレベル遷移状態を示す(第4
図(ロ)、(ハ)、(ニ)、(ホ)においては、簡単の
ためクロックレベル(CLKレベルと称する)と2つの
ベースレベル(高位をBHレベル、低位をBLレベルと
称する)とに分けて説明する)。
第4図(ロ)に示すように、高負荷(BHレベルの処理
時間が長い状態)の場合には、BLレベルの処理が長時
間継続しないように、短い間隔でサスペンド処理を組み
込む。この状態で低負荷になると、第4図(ハ)に示す
ようにBLレベルのサスペンド処理後停止状態になるた
め、この処理が停止している時間が無駄になる。
また、第4図(ニ)に示すように、低負荷状態を想定し
てサスペンド処理を組み込むと、BLレベルの処理を実
行後サスペンド処理に至までの時間が長くなる。従って
、第4図(ホ)に示すようにBHレベルの処理時間の割
合が少なくなり、高負荷時にBHレベルのタスクの処理
が間に合わなくなる。
本発明は、このような点にかんがみて創作されたもので
あり、処理の無駄を低減するようにしたタスク制御方式
を提供することを目的としている〔課題を解決するため
の手段〕 第1図は、本発明のタスク制御方式の原理ブロック図で
ある。
図において、第1のタスク111のそれぞれは所定の処
理を実行する。
第2のタスク121は、第1のタスク111に比べて優
先度の低い処理を実行する。
フラグ131は、第2のタスク121の処理の解放に関
する識別情報を保持する。
実行制御手段141は、所定周期で導入される割込み信
号に応じてフラグ131を所定の状態に設定すると共に
、解放要求が導入されたときに、フラグ131の状態に
応じて第2のタスク121の処理の解放を実施し、この
解放処理の実行に応じてフラグ131の内容を変更する
従って、全体として、第2のタスク121に対する解放
要求が導入されたときに、フラグ131の状態に応じて
解放処理を実行するように構成されている。
(作 用〕 複数の第1のタスク111に比べて第2のタスク121
の優先度は低く、実行制御手段141からの指示によっ
て処理の解放が行なわれる。
フラグ131は所定周期で導入される割込み信号に応じ
て所定の状態に設定される。実行制御手段141は、解
放要求が導入されるとフラグ131の状態を監視し、こ
のフラグ131の状態に応じて解放処理を実行し、この
解放処理を実行したときにフラグ131の内容を変更す
る。
例えば、フラグ131は所定周期でリセットされるもの
とすると、実行制御手段141は、解放要求に応じてフ
ラグ131の状態を監視し、フラグ131がリセットさ
れているときのみ第2のタスク121の解放処理を実行
して、他の第1のタスク111に処理の実権を渡す。ま
た、このとき実行制御手段141によってフラグ131
がセットされ、2度目以降の解放要求が導入されても解
放処理は行なわれない。
本発明にあっては、第2のタスク121に対する解放要
求が導入されたときに、フラグ131の状態に応じて解
放処理を実行すると共に、この解放処理の実行に応じて
フラグ131の内容を変更することにより、負荷の状態
に応じた最適な解放処理の実施を行なうことができるの
で、処理の無駄を低減することが可能になる。
[実施例] 以下、図面に基づいて本発明の実施例について詳細に説
明する。
第2図は、本発明のタスク制御方式を適用した一実施例
の構成を示す。
■    と 1 との ここで、本発明の実施例と第1図との対応関係を示して
おく。
第1のタスク111は、タスク(CLK)211、タス
ク(H)213に相当する。
第2のタスク121は、タスク(L)215に相当する
フラグ131は、フラグ241に相当する。
実行制御手段141は、レベル制御部221゜インター
バルタイマ223.フラグ監視部231セット部233
.リセット部235に相当する。
以上のような対応関係があるものとして、以下本発明の
実施例について説明する。
]λl戊 第2図において、実施例の交換機は、メーズ処理を行な
うCLKレベルのタスク(CLK)211と、呼接続処
理を行なうBHレベルのタスク(H)213と、装置診
断を行なうBLレベルのタスク(L)215とによって
機能するものとする。
また、この交換機は、各タスクの実行順序を制御するレ
ベル制御部221と、所定の時間間隔(例えば4m5)
を計測するインターバルタイマ223と、サスペンド処
理を実行するか否かを判断するためのフラグ241と、
フラグ241の監視を行なうフラグ監視部231と、フ
ラグ241のセットを行なうセット部233と、フラグ
241のリセットを行なうリセット部235とを備えて
いる。
インターバルタイマ223はレベル制御部221に接続
されており、レベル制御部221の制御によってタスク
(CLK)211.タスク(H)213、タスク(L)
215の何れかの処理が実行される。また、フラグ監視
部231によるフラグ241の監視結果はタスク(L)
215に導入される。更に、セット部233はフラグ監
視部231及びフラグ241に接続されており、リセッ
ト部235はレベル制御部221及びフラグ241に接
続されている。
U引榎降作 次に、上述した本発明実施例の動作を説明する。
第3図に、実施例のサスペンド処理の要領を示す。図に
おいて、「要求」はBLレベルのタスクの随所で発生す
るサスペンド処理を実施するための要求を、「実行」は
サスペンド処理の実施をそれぞれ示している。また、「
フラグ」はフラグ241に対するアクセス状態を示して
おり、「W」はフラグ監視部231によるフラグ241
の監視状態を、「S」はセット部233によるフラグ2
41のセットを、r RJはリセット部235によるフ
ラグ241のリセットをそれぞれ示している。
また、第4図に、実施例のレベルの遷移状態を示す。(
イ)は低負荷時を、(ロ)は高負荷時をそれぞれ示して
おり、簡単のため1つのクロックレベル(CLKレベル
)と2つのベースレベル(B Hレベル、BLレベル)
とに分けて、これらのレベル間の遷移について表した。
以下、第2図〜第4図を参照する。
最初に、低負荷時の場合を考える。
インターバルタイマ223からレベル制御部221に周
期的なりロック割込みが発生し、レベル制御部221の
制御によってタスク(CLK)211の処理に遷移する
。また、このときレベル制御部221はリセット部23
5に指示を送り、リセット部235はフラグ241をリ
セットする。
タスク(CLK)211の処理が終了すると、順にタス
ク(H)213.タスク(L)215の処理に遷移する
タスク(L)215の実行においては、随所にサスペン
ド要求が発生する。例えば、タスク(L)215のプロ
グラム中の随所に「サスペンド要求」のサブルーチンへ
のジャンプがあり、以下の処理が実行される。
サスペンド要求が発生すると、フラグ監視部231はフ
ラグ241の監視を行ない、フラグ241がリセットさ
れた状態にあるか否かを判定する。
フラグ241がリセット状態であると、セット部233
に指示を送ってフラグ241のセットを行ない、タスク
(L)215によるサスペンド処理を実行する。
また、サスペンド要求に応じてフラグ監視部231がフ
ラグ241の監視を行なったときに、フラグ241がセ
ットされた状態であるときは、サスペンド処理の実行を
行なわずにタスク(L)215の処理を継続する。
このように、タスク(CLK)211が実行された後の
サスペンド処理のみが実施され、それ以降のサスペンド
処理は実施されないことになり、タスク(L)215の
処理を長時間に渡って実行することができる。
次に、高負荷時の場合を考える。
上述した低負荷時と同様にタスク(H)213゜タスク
(L)215の処理に遷移し、その後サスペンド要求が
発生する。この場合にも、タスク(CLK)211が実
行された直後のサスペンド処理のみが実施されるので、
タスク(H)213の処理時間に応じてタスク(L)2
15の処理時間を短くすることができる。
■    のまとめ このように、インターバルタイマ223からのクロック
割込み発生時にフラグ241をリセットし、その後最初
に発生したサスペンド要求に対してサスペンド処理を実
行する。このサスペンド処理実行時にフラグ241のセ
ットを行ない、フラグ241がセットされた状態におい
て発生したサスペンド要求に対してはサスペンド処理の
実行を行なわないようにする。
従って、低負荷時のときは長時間に渡ってタスク(L)
215を実行することになり、また高負荷時のときは長
時間に渡ってタスク(H)213を実行することになり
、負荷に応じて最適な状態でタスク(H)213とタス
ク(L)215とを実行することができるので、処理の
無駄を低減することができる。
l几□□□1」り乳様 なお、上述した本発明の実施例にあっては、クロック割
込み発生時にフラグ241をリセットし、サスペンド処
理時にセットするようにしたが、このリセット、セット
動作は反対であってもよい。
また、rl、実施例と第1図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。
〔発明の効果〕
上述したように、本発明によれば、第2のタスクに対す
る解放要求が導入されたときに、フラグの状態に応じて
解放処理を実行すると共に、この解放処理の実行に応じ
てフラグの内容を変更することにより、処理を無駄を低
減することができるので、実用的には極めて有用である
【図面の簡単な説明】
第1図は本発明のタスク制御方式の原理ブロック図、 第2図は本発明のタスク制御方式を適用した一実施例の
構成図、 第3図は実施例のサスペンド処理の説明図、第4図は実
施例のレベル遷移の説明図、第5図は従来例の説明図で
ある。 図において、 111は第1のタスク、 121は第2のタスク、 131はフラグ、 141は実行制御手段、 211はタスク(CL K)、 213はタスク(H)、 215はタスク(L)、 221はレベル制御部、 223はインターバルタイマ、 231はフラグ監視部、 233はセット部、 235はリセット部、 241はフラグである。 第 図 を毛例の橋戎18 第2図 妃先例の寸スイ〉ド処環の説1図 第3図 定花イ列のしベルIL吟の跣明■ (木) 従来41pJ の tも0月 64

Claims (1)

    【特許請求の範囲】
  1. (1)それぞれが所定の処理を実行する1つ以上の第1
    のタスク(111)と、 前記第1のタスク(111)に比べて優先度の低い処理
    を実行する第2のタスク(121)と、前記第2のタス
    ク(121)の処理の解放に関する識別情報を保持する
    フラグ(131)と、所定周期で導入される割込み信号
    に応じて前記フラグ(131)を所定の状態に設定する
    と共に、解放要求が導入されたときに、前記フラグ(1
    31)の状態に応じて前記第2のタスク(121)の処
    理の解放を実施し、この解放処理の実行に応じて前記フ
    ラグ(131)の内容を変更する実行制御手段(141
    )と、 を備えるように構成したことを特徴とするタスク制御方
    式。
JP28337888A 1988-11-08 1988-11-08 タスク制御方式 Expired - Lifetime JPH087689B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28337888A JPH087689B2 (ja) 1988-11-08 1988-11-08 タスク制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28337888A JPH087689B2 (ja) 1988-11-08 1988-11-08 タスク制御方式

Publications (2)

Publication Number Publication Date
JPH02128227A true JPH02128227A (ja) 1990-05-16
JPH087689B2 JPH087689B2 (ja) 1996-01-29

Family

ID=17664733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28337888A Expired - Lifetime JPH087689B2 (ja) 1988-11-08 1988-11-08 タスク制御方式

Country Status (1)

Country Link
JP (1) JPH087689B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008271607A (ja) * 2008-07-28 2008-11-06 Nintendo Co Ltd 電子装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008271607A (ja) * 2008-07-28 2008-11-06 Nintendo Co Ltd 電子装置

Also Published As

Publication number Publication date
JPH087689B2 (ja) 1996-01-29

Similar Documents

Publication Publication Date Title
US6237058B1 (en) Interrupt load distribution system for shared bus type multiprocessor system and interrupt load distribution method
US7386864B2 (en) Automatic serialization for event driven multi-threaded programs in an object structured system
KR100291301B1 (ko) 신호 데이터 처리 시스템 및 방법과 신호 데이터 처리 시스템을 구비한 통신 시스템
US5506988A (en) Program-controlled communication installation
JPH02128227A (ja) タスク制御方式
US5001666A (en) Multiple interrupt tri-level microprocessor operating system
JPS62284437A (ja) タスク管理方式
JP2693916B2 (ja) タスクスケジュール方法
JPH0644234B2 (ja) タスク管理装置
JPH01292539A (ja) タスクのスケジュール装置
JPH0612394A (ja) プロセススケジュール方式
JPH0266640A (ja) デバッガタスクスケジューリング方式
JPS63636A (ja) タスク制御方式
JPS63146153A (ja) プロセツサ間排他制御処理方式
JP4003113B2 (ja) 電話交換におけるマルチスレッドの制御方法
Swim et al. Prospects for Predictable Dynamic Scheduling in RTDOS
JPH11312093A (ja) 分散処理システム
JPH0341520A (ja) 割り込み制御方式
JPS6027950A (ja) 優先デイスパツチ制御方式
JPH03255512A (ja) インターバルタイマ制御方式
JPH0198047A (ja) 割込み処理方式
JP2000090063A (ja) タイマの管理方法とタイマ監視装置
JPH02311916A (ja) 待ち時間管理装置
JPH03149627A (ja) マルチタスクモニタのdma制御方法
Odagiri et al. Porting EPICS to L4-Linux based system