JPH02127819A - スイッチマトリクス読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マトリクス分布のスイッチ入力点を有するス
イッチマトリクスの、入力位置を読取るスイッチマトリ
クス読取装置に関する。

〔従来の技術〕

この種の読取装置は、スイッチマトリクスの各行をスキ
ャニング（人力位置読取用の信号を各列に順次に与える
）して、各行の列データ（信号が与えられた打上の入力
位置データ）を各行毎に読取る。最近は、マイクロコン
ピュータ（ＭＰＵ）あるいは中央処理装置（ＣＰＵ）を
この読取装置に用いることが多い。

第４図に、ＣＰＵを用いる従来の読取装置の一例概要を
示す。第４図において、ＣＰＵ５は、スイッチマトリク
スＳＭＸの各行毎に、アドレスバス４を介して１行アド
レスをパラレル入出力ポート１０に与えてその出力ポー
トに行アドレスをラッチさせる（行アドレスの設定）。

パラレル入出力ポート１０の出力ポートの行アドレスに
対応して、スイッチマトリクスドライバ１がスイッチマ
トリクスＳＭＸの、行アドレスで指定された行に入力位
置読取用の信号を出力する。該指定された打上において
、該行とある列との交点がスイッチオン（位置入力あり
）であると、該ある列に該信号が現われる。各列それぞ
れのスイッチオン／オフに対応した金列分の信号出力、
すなわちパラレル入出力ポート１０に設定した行アドレ
スに対応した列データ、をＣＰＵ５が、スイッチマトリ
クスＳＭＸがそれを発生したタイミングで読取る。すな
わち、パラレル入出力ポートＩＯを入力ラッチ付勢又は
入力ゲートオン付勢して、パラレル入出力ポートｌＯの
入力ポートの列データをデータバス６を介して読込む。

読込んだ列データは、適当なタイミングでバッファメモ
リ９に書込み、所要のときにバッファメモリ９より読出
して再度読込んで所要の処理に用いるか、もしくはデー
タバス６を介して、図示しない他のデバイスに送出する
。又は、他のデバイスがバッファメモリ９をアクセスし
て列データを読取る。

〔発明が解決しようとする課題〕

ＣＰＵ５は、スイッチマトリクスＳＭＸの各行の列デー
タの読取につき、行アドレスの設定と列データの読込み
という２段階の動作を要する。

しかして、スイッチマトリクスドライバ１やスイッチマ
トリクスＳＭＸに応答遅れがあるので、パラレル入出力
ポート１０に行アドレスを設定してから、該行アドレス
対応の列データがパラレル入出力ポート１０の入力ポー
トに現われて安定するまでに、微小ではあるが時間遅れ
があるので、前記２段階の動作を隔時で行なわざるを得
す、したがって前記２段階の動作全体を通しての、各行
の列データの読取に要する時間が比較的に長く、スイッ
チマトリクスＳＭＸの入力読取のためのＣＰＵのタスク
が比較的に多くしかも所要時間が比較的に長い。

本発明はスイッチマトリクスの各行の列データ読取のた
めのタスクを低減しかつ所要時間を低減することを目的
とする。

〔発明の構成〕

本発明のスイッチマトリクス読取装置は、スイッチマト
リクス（ＳＭＸ）の行を指定するデータを、読取信号（
ＲＤのし）の終りにラッチするラッチ手段（２）；スイ
ッチマトリクス（ＳＭＸ）の、ラッチ手段（２）がラッ
チしているデータが指定する行にスイッチマトリクス（
ＳＭＸ）の入力位置読取用の信号を与えるスイッチマト
リクスドライバ（１）；スイッチマトリクス（ＳＭＸ）
の行を指定するデータを発生して前記ラッチ手段（２）
に与え、読取信号（ＲＤのし）を発生して該読取信号（
ＲＤのし）の終り（立上り）にデータバス（６）のデー
タを読込むと共に前記ラッチ手段（２）に次の行を指定
するデータを与えるデータ読取手段（５）；および、前
記読取信号（ＲＤのし）があるときスイッチマトリクス
（ＳＭＸ）の列データを前記データバス（６）に出力す
るバスドライバ（３）；を備える。

なお、カッコ内の記号および付記は、後述する本発明の
実施例の対応要素又は信号を示すものである。

〔作用〕

データ読取手段（５）がスイッチマトリクス（ＳＭＸ）
の行（第ｉ行）を指定するデータを発生して前記ラッチ
手段（２）に与えラッチ手段（２）が該データをラッチ
している状態で、スイッチマトリクスドライバ（１）が
該データが指定する行（第１行）に入力位置読取用の信
号を出力しており、データ読取手段（５）が、読取信号
（ＲＤのし）を発生すると、バスドライバ（３）がこの
読取信号（ＲＤのし）に応答してスイッチマトリクス（
ＳＭＸ）の列データ（第１行の列データ）をデータバス
（６）に出力する。この読取信号（ＲＤのし）の終り（
立上り）でデータ読取手段（５）がデータバス（６）の
データすなわち列データ（第ｉ行の列データ）を読込む
（第ｉ行の列データの読込み）と共に、ラッチ手段（２
）に次の行（第ｉ＋１行）を指定するデータを与える。

ラッチ手段（２）がこのデータ（第ｉ＋１行のアドレス
）をラッチする。このラッチデータに対応して、スイッ
チマトリクスドライバ（１）が該データが指定する行（
第ｉ＋１行）に入力位置読取用の信号を出・力する。ラ
ッチ手段（２）が読取信号（ＲＤのし）の終り（立上り
）でデータ（第ｉ＋１行）をラッチしてからこのデータ
に対応した行（第ｉ＋１行）の列データにスイッチマト
リクス（ＳＭＸ）の出力が切換わるまでに遅れ時間があ
るので、読取信号（ＲＤのし）の終り（立上り）でデー
タ読取手段が読込むデータは前の行（第１行）の列デー
タとなる。

データ読取手段（５）が、次に読取信号（ＲＤのし）を
発生すると、バスドライバ（３）がこの読取信号（ＲＤ
のし）に応答してスイッチマトリクス（ＳＭＸ）の列デ
ータ（第１＋１行の列データ）をデータバス（６）に出
力する。この読取信号（ＲＤのし）の終り（立上り）で
データ読取手段（５）がデータバス（６）のデータすな
わち列データ（第ｉ＋１行の列データ）を読込む（第ｉ
＋１行の列データの読込み）と共に、ラッチ手段（２）
に次の行（第１＋２行）を指定するデータを与え、ラッ
チ手段（２）がデータ（第１＋２行のアドレス）をラッ
チする。このラッチデータに対応して、スイッチマトリ
クスドライバ（１）が該データが指定する行（第１＋２
行）に入力位置読取用の信号を出力する。

このようにして、データ読取手段（５）が、読取信号（
ＲＤのし）を順次に発生する毎に、該読取信号（ＲＤの
Ｌ）の終り（立上り）にスイッチマトリクス（ＳＭＸ）
　（７）各行（−・、ｉ、ｉ＋１．ｉ＋２．−）（７１
列データが順次にデータ読取手段（５）に読込まれ、ラ
ッチ手段（２）のデータが順次に次の行を指定するもの
に更新される。

このように、データ読取手段（５）が読取信号（ＲＤの
し）を発生してその終り（立上り）で列データを読込ん
で、ラッチ（２）に次の行アドレスを与えるので、すな
わち列データの読込みと実質上同時に次回に読取るべき
行のアドレスを設定するので、各１回の読取処理（１段
階）の動作で、スイッチマトリクス（ＳＭＸ）の各行の
列データの読取りが行なわれる。

したがってデータ読取手段（５）のタスクが比較的に少
くしかも所要時間が比較的に短い。

本発明の他の目的および特徴は、図面を参照した以下の
実施例の説明より明らかになろう。

〔実施例〕

第１図に本発明の一実施例の構成を示す。第１図におい
て、ＣＰＵ５が出力する行アドレスはデコーダ７に与え
られかつアドレスラッチ２にラッチされる。デコーダ７
は、ＣＰＵ５が与えるアドレスをデコードして、それが
スイッチマトリクスＳＭＸを指定するものになったとき
に出力Ｃ３Ｉを低レベルＬとし、アドレスがスイッチマ
トリクスＳＭＸの行アドレスになったときに出力ｃｓ１
を高レベルＨに戻す。この出力ＣＳＩはナントゲート８
に与えられる。

ＣＰＵ５は、スイッチマトリクスＳＭＸの（各行の列デ
ータの）読取りのときおよびバッファメモリ９の読取り
のときに出力ＲＤを所定期間りとしＲＤがＬからＨに立
上るときにデータの読込みを行なって、アドレスを次に
進める。

この実施例では、ＣＰＵ５の出方ＲＤがスイッチマトリ
クスＳＭＸの読取りのみならずバッファメモリ９のデー
タの読取りにも使用されるので、この出力ＲＤをナント
ゲート８に与えて、ナントゲート８より、読取り対象要
素がスイッチマトリクスＳＭＸに指定されており（Ｃ３
１＝Ｌ）　、　ＬかもＣＰＵ５の読取りタイミング（Ｒ
Ｄ＝Ｌ）であるときに、スイッチマトリクスＳＭＸの列
データの読取を指定する読取信号（Ｅ　Ｎ　＝　Ｌ）を
発生し、この読取信号（ＥＮ＝Ｌ）がアドレスラッチ２
およびバスドライバ３に与えられる。

第２図に、スイッチドライバ１．アドレスラッチ２およ
びバスドライバ３の構成を示す。

アドレスラッチ２は１個のＩＣでなるラッチ２１で構成
されており、アドレスバス４がら与えられる行アドレス
を、読取信号ＥＮがＬからＨに立上ったときにラッチす
る。

スイッチマトリクスドライバ１は、行グループ指定用の
デコーダ１９と、グループ内の各行指定用のデコーダ１
１〜１８で構成されている。行アドレスを指定するデー
タＡ１〜Ａ８のＡ１−Ａ３がグループ（８行）内の行を
指定し、これらがラッチ１１〜１８に与えられる。Ａ４
〜八６がグループを指定（デコーダ１１〜１８を指定）
するものであり、Ａ７が「出力」を指示する。スイッチ
マトリクスドライバ１は、スイッチマトリクスＳＭＸの
、このデータＡ１〜Ａ６が指定する行をドライブする。

すなわち、ラッチ２１にラッチされてぃるデータＡ１〜
Ａ６の、Ａ４〜Ａ６で指定される行グループに接続され
たデコーダ（１１〜１８）が、該行グループ内の、Ａ１
−Ａ３で指定される行にドライブ信号（入力位置読取用
の信号）を出力する。スイッチマトリクスＳＭＸにおい
て、ドライブ信号が与えられた行に、入力操作（オペレ
ータタッチ）により接触（スイッチオン）した列がある
と、該接触した列にドライブ信号が現われ、スイッチマ
トリクスＳＭＸが出力する列データが該接触した列位置
でドライブ信号対応のレベルとなり、他の列では該レベ
ルがないものとなる。スイッチマトリクスＳＭＸの出力
である列データは、バスドライバ３に与えられる。

バスドライバ３は、スイッチマトリクスＳＭＸの各列に
接続された増幅器６ａ〜６ＰおよびＩＣでなるスイッチ
ングゲート６１，６２で構成されており、読取信号ＥＮ
がＬの間、スイッチングゲート６１，６２が、増幅器６
８〜６Ｐの出力信号をデータバス６に接続する。

次に、第３図に示すタイムチャートをも参照して、ＣＰ
ｔＪ５の読取り動作と前述の各要素の動作を説明する。

ＣＰＵ５は、スイッチマトリクスＳＭＸの列データを読
込むとき通常のメモリ読出しと同様に。

出力ＲＤを所定時間りとしてこのＲＤのしからＨへの立
上り時に、データバス６のデータを読込むと共にアドレ
スバス４に、読込み行（第１行）の次の行（第ｉ　＋　
１行）のアドレスを出力する。

デコーダ７は、アドレスバス４において。

ＣＰＵ５のスイッチマトリクスＳＭＸへのアクセス（第
１行の列データ読取り）を示す信号を検出すると出力Ｃ
８ｌをＬとする。ＣＳＩは、ＲＤ＝Ｌよりも先にＬにな
ってＲＤがＨに立上った後に１（に立上るので、ナンド
ケート８が出力する信号ＥＮは、ＲＤと同じレベル変化
を示すものとなるが、ナントゲート８の遅延時間により
、ＲＤよりわずかに遅れたものとなる。そして信号ＥＮ
がＬの間、バスドライバ３がスイッチマトリクスＳＭＸ
の（第１行の）列データを出力する。ナントゲート８の
遅延時間によりＲＤがＨに立上ったときにはＥＮはまだ
Ｌであるので、バスドライバ３は、（第ｉ行の）列デー
タを出力を継続しており、この列データがデータバス６
に出力されている。

したがってＣＰｔＪ５がＲＤの立上りでデータバス６か
ら読込むデータは、（第１行の）列データである。ＣＰ
Ｕ５はこの読込みをするとほぼ同時にアドレスラッチ２
へ次の行（第ｉ＋１行）を指定するアドレスを与える。

ナントゲート８の出力ＥＮのＬからＨへの立上りでラッ
チ２が該アドレス（第ｉ＋１行）をラッチし、スイッチ
マトリクスドライバ１が該アドレスで指定される行（第
ｉ　＋　１行）に入力位置読取用の信号を出力する（ド
ライブ行切換え）するが、スイッチマトリクスＳＭＸに
おいてはその出力列データがこの切換えに対応したもの
に切換わるまでに遅延があり、例えば、スイッチマトリ
クスＳＭＸとしてＩＴ○（インジューム・スズ酸化物）
系の行導体および列導体をそれぞれＸおよびＹ方向に配
列して相対向させたタッチ式のものである場合で。

行ドライブの切換えから列データ出力が切換え後のもの
に切換わるまでに例えば２〜５μｓｅｃの遅延（第３図
に「データ保持時間」として示す）があり、ＲＤに対す
るＥＮの微小な遅延と相伴って、ＲＤの立上り時点にＣ
ＰＵ５がデータバス６のデータを読込むと実質上同時に
ラッチ２に次の行（第ｉ＋１行）アドレスを設定しても
、ＣＰＵ５がデータバス６から読込むデータは、前の行
（第１行）の列データとなる。なお、従来においては上
述の時間遅延があるので、読みたい行のアドレスをラッ
チ（アドレス設定）してから所定時間後に該行の列デー
タを読込む（データ読込み）という具合に２段階の動作
を隔時で行わざるを得なかった。

上述のように第ｉ行の列データの読込みを終了して前述
の２〜５μＳｅｃの遅延時間を経過した後には、スイッ
チマトリクスＳＭＸは、次の行（第１＋１行）の列デー
タを出力している。そこで次にＣＰＵ５が、出力ＲＤを
所定時間りとしてこのＲＤのＬからＨへの立上り時に、
データバス６のデータを読込むと共にアドレスバス４に
、読込み行（第ｉ＋１行）の次の行（第ｉ＋２行）のア
ドレスを出カすると、第１＋１行の列データがＣＰＵ５
に読込まれ、ラッチ２には次の行（第ｉ＋２行）のアド
レスが設定される。以下同様であり、ＣＰＵ５は、ＲＤ
倍信号Ｌ）を発してその立上りでデータバス６のデータ
を読込みかつラッチ２に次のアドレスを与えるという、
通常の読取動作の１回で、スイッチマトリクスＳＭＸの
列データ読込みと次の行アドレスの設定が自動的に実現
する。

〔発明の効果〕

以上のように、本発明によればデータ読取手段（５）が
読取信号（ＲＤのＬ）を発生してその終り（立上り）で
列データを読込んで、ラッチ（２）に次の行アドレスを
与えるという１回の読取処理動作で、スイッチマトリク
ス（ＳＭＸ）の各行の列データの読取りが行なわれる。

したがってデータ読取手段（５）のタスクが比較的に少
くなり、しかも所要時間が比較的に短くなりスイッチマ
トリクス（ＳＭＸ）の全列データの読取速度を速くしつ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例の構成概要を示すブロック
図である。 第２図は、第１図に示すスイッチマトリクスドライバｌ
オアドレスラッチ２およびバスドライバ３の構成を示す
電気回路図である。 第３図は、第１図に示す電気回路各部の入出力信号を示
すタイムチャートである。 第４図は、従来のスイッチマトリクス読取装置の構成概
要を示すブロック図である。 ＳＭＸ　：スイッチマトリクス（スイッチマトリクス）
ｌ：スイッチマトリクスドライバ（スイッチマトリクス
ドライバ）２ニアドレスラツチ（ラッチ手段） ３：バスドライバ（バスドライバ）

Claims (1)

1. 【特許請求の範囲】 スイッチマトリクスの行を指定するデータを、後記読取
   信号の終りにラッチするラッチ手段；スイッチマトリク
   スの、ラッチ手段がラッチしているデータが指定する行
   にスイッチマトリクスの入力位置読取用の信号を与える
   スイッチマトリクスドライバ； スイッチマトリクスの行を指定するデータを発生して前
   記ラッチ手段に与え、読取信号を発生して該読取信号の
   終りにデータバスのデータを読込むと共に前記ラッチ手
   段に次の行を指定するデータを与えるデータ読取手段；
   および、 前記読取信号があるときスイッチマトリクスの列データ
   を前記データバスに出力するバスドライバ； を備えるスイッチマトリクス読取装置。