JPH02125466A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02125466A JPH02125466A JP27883388A JP27883388A JPH02125466A JP H02125466 A JPH02125466 A JP H02125466A JP 27883388 A JP27883388 A JP 27883388A JP 27883388 A JP27883388 A JP 27883388A JP H02125466 A JPH02125466 A JP H02125466A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- epitaxial layer
- pattern
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000926 separation method Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract 1
- 238000002955 isolation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関する。
従来、半導体集積回路の設計製造方式には、異なる品種
間のパターン層を共用化して、配線パターン層のみで品
種を変えるゲートアレ一方式と、定まった形状の素子を
任意に配置し、最初のパターン層から別の品種として専
用のパターンで作成するスタンダードセル方式とがある
。
間のパターン層を共用化して、配線パターン層のみで品
種を変えるゲートアレ一方式と、定まった形状の素子を
任意に配置し、最初のパターン層から別の品種として専
用のパターンで作成するスタンダードセル方式とがある
。
上述した従来の方式には、それぞれ次の様な欠点がある
。
。
（１）ゲートアレ一方式
配線工程の一部のみ専用にする為、使用する予定になっ
ている素子は、全て配置しておく必要があり、配線領域
が素子により制限され、さらに不要な素子が配置されて
いるため、その不要な素子の上部を通過する配線には素
子領域以外の領域を通過する場合よりも大きな対半導体
基板容量が付く、という欠点がある。
ている素子は、全て配置しておく必要があり、配線領域
が素子により制限され、さらに不要な素子が配置されて
いるため、その不要な素子の上部を通過する配線には素
子領域以外の領域を通過する場合よりも大きな対半導体
基板容量が付く、という欠点がある。
（２）スタンダードセル方式
素子が任意の所に配置されるため、最初のパターンユン
グ時から専用となり、品種ごとの製造工期が専用設計と
同じ様に長く、さらに不純物理込み領域の面積の多少に
よって特性が変化するエピタキシャル層に対し品種ごと
に埋込み面積が異なるため、エピタキシャル層成長の制
御が困難になるという欠点がある。
グ時から専用となり、品種ごとの製造工期が専用設計と
同じ様に長く、さらに不純物理込み領域の面積の多少に
よって特性が変化するエピタキシャル層に対し品種ごと
に埋込み面積が異なるため、エピタキシャル層成長の制
御が困難になるという欠点がある。
本発明は、一導電型半導体基板に一導電型または逆導電
型埋込層が形成され、前記半導体基板表面に逆導電型エ
ピタキシャル層が形成され一導電型絶縁分離層で前記エ
ピタキシャル層が区画されて素子領域が規定され該素子
領域内に半導体素子が形成される半導体装置において、
前記素子領域のうち少くとも一つが前記一導電型絶縁分
離層で囲まれずに酸化物で絶縁分離されていることを特
徴とする。
型埋込層が形成され、前記半導体基板表面に逆導電型エ
ピタキシャル層が形成され一導電型絶縁分離層で前記エ
ピタキシャル層が区画されて素子領域が規定され該素子
領域内に半導体素子が形成される半導体装置において、
前記素子領域のうち少くとも一つが前記一導電型絶縁分
離層で囲まれずに酸化物で絶縁分離されていることを特
徴とする。
第１図（ａ）、（ｂ）は本発明の一実施例の平面図及び
Ａ−Ａ’線断面図である。
Ａ−Ａ’線断面図である。
Ｐ型シリコン基板１にＮ型埋込層２、Ｐ型絶縁分離層３
を各品種で使用する可能性のある位置すべてに拡散によ
り形成しておく。この基板上にＮ型エピタキシャル層４
を約１μｍの厚さに形成する。次に、作成しようとする
品種でのみ使用するＮ型埋込層２の上部のエピタキシャ
ル層表面に窒化膜を設け、熱酸化して酸化膜５を形成す
る。即ち、エピタキシャル層を酸化膜５に変換して使用
しない領域の埋込層２、絶縁分離層３の表面を酸化ＪＩ
５！５で覆ってしまう。このようにして残されたエピタ
キシャル層４を素子領域としてここにトランジスタ、ダ
イオード、抵抗等の所望の半導体素子を形成する。
を各品種で使用する可能性のある位置すべてに拡散によ
り形成しておく。この基板上にＮ型エピタキシャル層４
を約１μｍの厚さに形成する。次に、作成しようとする
品種でのみ使用するＮ型埋込層２の上部のエピタキシャ
ル層表面に窒化膜を設け、熱酸化して酸化膜５を形成す
る。即ち、エピタキシャル層を酸化膜５に変換して使用
しない領域の埋込層２、絶縁分離層３の表面を酸化ＪＩ
５！５で覆ってしまう。このようにして残されたエピタ
キシャル層４を素子領域としてここにトランジスタ、ダ
イオード、抵抗等の所望の半導体素子を形成する。
上記実施例では、使用する素子領域以外を酸化膜５で覆
って絶縁分離したが、溝を掘って酸化物で埋めて絶縁分
離しても良い。
って絶縁分離したが、溝を掘って酸化物で埋めて絶縁分
離しても良い。
以上説明した様に、本発明は、エピタキシャル層成長前
のパターンから、エピタキシャル層成長後の素子間分離
パターンより前のパターンまでを共通化し、素子間分離
パターン以降から個々の品種ごとに専用のパターンを用
いることにより、ゲートアレーよりも配線領域が広がり
、不要な素子がなくなる為、配線容量が減少し、スタン
ダードセルよりも工期が短く、エピタキシャル成長の制
御が容易にできる効果がある。
のパターンから、エピタキシャル層成長後の素子間分離
パターンより前のパターンまでを共通化し、素子間分離
パターン以降から個々の品種ごとに専用のパターンを用
いることにより、ゲートアレーよりも配線領域が広がり
、不要な素子がなくなる為、配線容量が減少し、スタン
ダードセルよりも工期が短く、エピタキシャル成長の制
御が容易にできる効果がある。
第１図（ａ）、（ｂ）は本発明の一実施例の上面図及び
Ａ−Ａ’線断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込層、３・
・・Ｐ型絶縁分離層、４・・・Ｎ型エピタキシャル層、
５・・・酸化膜。
Ａ−Ａ’線断面図である。 １・・・Ｐ型シリコン基板、２・・・Ｎ型埋込層、３・
・・Ｐ型絶縁分離層、４・・・Ｎ型エピタキシャル層、
５・・・酸化膜。
Claims (1)
- 一導電型半導体基板に一導電型または逆導電型埋込層が
形成され、前記半導体基板表面に逆導電型エピタキシャ
ル層が形成され一導電型絶縁分離層で前記エピタキシャ
ル層が区画されて素子領域が規定され該素子領域内に半
導体素子が形成される半導体装置において、前記素子領
域のうち少くとも一つが前記一導電型絶縁分離層で囲ま
れずに酸化物で絶縁分離されていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63278833A JPH088295B2 (ja) | 1988-11-02 | 1988-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63278833A JPH088295B2 (ja) | 1988-11-02 | 1988-11-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02125466A true JPH02125466A (ja) | 1990-05-14 |
| JPH088295B2 JPH088295B2 (ja) | 1996-01-29 |
Family
ID=17602792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63278833A Expired - Lifetime JPH088295B2 (ja) | 1988-11-02 | 1988-11-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088295B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5867047A (ja) * | 1981-10-19 | 1983-04-21 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS6034034A (ja) * | 1983-08-05 | 1985-02-21 | Hitachi Ltd | 半導体装置 |
-
1988
- 1988-11-02 JP JP63278833A patent/JPH088295B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5867047A (ja) * | 1981-10-19 | 1983-04-21 | Oki Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
| JPS6034034A (ja) * | 1983-08-05 | 1985-02-21 | Hitachi Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088295B2 (ja) | 1996-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4860081A (en) | Semiconductor integrated circuit structure with insulative partitions | |
| ES351652A1 (es) | Un dispositivo semiconductor integrado. | |
| KR950021600A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JPS6321351B2 (ja) | ||
| JPS6318673A (ja) | 半導体装置の製法 | |
| US4988639A (en) | Method of manufacturing semiconductor devices using trench isolation method that forms highly flat buried insulation film | |
| US4570330A (en) | Method of producing isolated regions for an integrated circuit substrate | |
| KR980006136A (ko) | 집적회로 및 그 제조공정 | |
| IE822570L (en) | Semiconductor device and method of manufacturing the same | |
| US5861659A (en) | Semiconductor device | |
| JPH02125466A (ja) | 半導体装置の製造方法 | |
| US4692784A (en) | Dielectric insulation type semiconductor integrated circuit having low withstand voltage devices and high withstand voltage devices | |
| US3961357A (en) | Semiconductor integrated circuit device | |
| US3885994A (en) | Bipolar transistor construction method | |
| GB1162565A (en) | Improvements in and relating to Semiconductor Structures | |
| JP3104275B2 (ja) | 半導体集積回路 | |
| US3918079A (en) | Encapsulated beam lead construction for semiconductor device and assembly and method | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| KR940016463A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| JPS6394667A (ja) | 半導体集積回路 | |
| KR900019222A (ko) | 필드플레이트를 갖춘 반도체장치 및 그 제조방법 | |
| KR910008989B1 (ko) | 집적회로 마스터슬라이스 | |
| JPH0571181B2 (ja) | ||
| JPS6134971A (ja) | 半導体装置 | |
| JPH01309373A (ja) | 半導体装置の製造方法 |