JPH02125431A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH02125431A
JPH02125431A JP27864188A JP27864188A JPH02125431A JP H02125431 A JPH02125431 A JP H02125431A JP 27864188 A JP27864188 A JP 27864188A JP 27864188 A JP27864188 A JP 27864188A JP H02125431 A JPH02125431 A JP H02125431A
Authority
JP
Japan
Prior art keywords
layer
titanium
sputtered
wiring
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27864188A
Other languages
Japanese (ja)
Inventor
Akemi Oguchi
小口 あけみ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP27864188A priority Critical patent/JPH02125431A/en
Publication of JPH02125431A publication Critical patent/JPH02125431A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To alleviate shadowing effect, to improve coverage, and to prevent electromigration, stress migration by applying a film of high melting point metal such as titanium, molybdenum, tungsten, tantalum, cobalt, platinum and silicide compounds of them to a lower layer of interconnections of second or after layers. CONSTITUTION:In order to form interconnections of first layer, titanium 203 is first sputtered to a whole surface, titanium nitride 204 is then sputtered, Al-Si 205 is eventually sputtered, and a part necessary for interconnection remains in a photoetching step. An oxide film 206 is formed on the whole surface as an insulating film with the interconnection of a second layer. Further, a hole part is opened in a photoetching step. Eventually, in order to form interconnection of second layer, titanium, molybdenum, tungsten, tantalum, cobalt, platinum, and further silicide compounds 207 of them are sputtered, aluminum alloy 208 is then sputtered, and the part necessary for tie interconnection remains in the photoetching step.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の多層配線構造に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a multilayer wiring structure of a semiconductor device.

〔従来の技術1 従来の半導体装置及びその配線構造は、第4図の様な構
造をしていて、405.406のAI配線は、上層がア
ルミ合金、下層が窒化チタンの二層配線構造となってい
る。この時、Hole部分の窒化チタンによって抵抗が
高くなり、また、スパックの際シャドウィング効果が現
われ、さらには、アルミ合金中のSiが成長してしまい
、微細化が難しかった。
[Prior art 1] A conventional semiconductor device and its wiring structure have a structure as shown in Fig. 4, and the AI wiring of 405 and 406 has a two-layer wiring structure with an upper layer of aluminum alloy and a lower layer of titanium nitride. It has become. At this time, resistance increased due to the titanium nitride in the hole portion, a shadowing effect appeared during spucking, and furthermore, Si in the aluminum alloy grew, making it difficult to miniaturize.

この事を従来の工程を追って説明すると、まずSt基板
401上に酸化膜(S i O2) 402を全面に形
成しフォトエッチによってコンタクト部分を開ける。そ
の上に、第一層目の配線403の材料をスパッタし、フ
ォトエッチする。さらに、第二層目の配線との絶縁膜と
して、酸化膜(SiO,)404を全面に形成し、フォ
トエッチによってHole部分を開ける。最後に第二層
目の配線を形成するために、窒化チタン405をスパッ
タし、さらにアルミ合金406をスパッタし、フォトエ
ッチする6以上が従来の工程である。
To explain this in accordance with the conventional process, first, an oxide film (S i O 2 ) 402 is formed on the entire surface of the St substrate 401 and a contact portion is opened by photo-etching. A material for the first layer wiring 403 is sputtered thereon and photoetched. Furthermore, an oxide film (SiO,) 404 is formed on the entire surface as an insulating film with the second layer wiring, and the hole portion is opened by photo-etching. Finally, in order to form a second layer of interconnection, titanium nitride 405 is sputtered, aluminum alloy 406 is further sputtered, and photoetching is performed using six or more conventional steps.

〔発明が解決しようとする課題] しかし、前述の従来技術では、コンタクトの微細化にと
もない、Alスパッタの際に、コンタクトの段差にAI
が均一につかないという、シャドウィング効果をもたら
し、また、Hole部分の抵抗も安定しないという問題
点があげられる。
[Problems to be Solved by the Invention] However, in the above-mentioned conventional technology, as contacts become finer, AI is applied to the steps of the contacts during Al sputtering.
There are problems in that it causes a shadowing effect in which the particles are not applied uniformly, and that the resistance of the hole portion is also unstable.

そこで、本発明はこのような問題点を解決するもので、
その目的とするところは、窒化チタンの代わりに、高融
点金属であるチタン、モリブデン、タングステン、タン
タル、コバルト、プラチナ、または、これらのシリサイ
ド化合物を第1図107のようにつけることにより、シ
ャドウィング効果を緩和させ、カバレッジ向上をもたら
し。
Therefore, the present invention aims to solve these problems.
The purpose is to replace titanium nitride with high-melting point metals such as titanium, molybdenum, tungsten, tantalum, cobalt, platinum, or silicide compounds of these as shown in Figure 1 107 to eliminate shadowing. Reduces effects and improves coverage.

また、AI配線が切れた場合でも、下層から電流が流れ
ることにより、エレクトロマイグレーションやストレス
マイグレーションの防止に対して強い配線を提供すると
ころにある。
Furthermore, even if the AI wiring is broken, current flows from the lower layer, thereby providing a wiring that is strong against electromigration and stress migration.

〔課題を解決するための手段] 本発明の半導体装置は、第二層目以上の配線が上層がア
ルミ合金、下層が高融点金属であるチタン、モリブデン
、タングステン、タンタル、コバルト、プラチナおよび
、これらのシリサイド化合物から成る二層配線であるか
、または、上層が窒化チタン、中層がアルミ合金、下層
が高融点金属であるチタン、モリブデン、タングステン
、タンタル、コバルト、プラチナおよび、これらのシリ
サイド化合物から成る三層配線であることを特徴とする
[Means for Solving the Problems] The semiconductor device of the present invention has wiring in the second and higher layers, the upper layer of which is an aluminum alloy, the lower layer of which is a high melting point metal such as titanium, molybdenum, tungsten, tantalum, cobalt, platinum, or any of these metals. The upper layer is titanium nitride, the middle layer is an aluminum alloy, and the lower layer is made of high melting point metals such as titanium, molybdenum, tungsten, tantalum, cobalt, platinum, and silicide compounds of these. It is characterized by three-layer wiring.

〔作 用J 本発明の上記の構成によれば、第二層目以上の配線の下
層に、チタン、モリブデン、タングステン、タンクル、
コバルト、プラチナおよび、これらのシリサイド化合物
などの高融点金属の膜をつけることにより、Alスパッ
タの際その膜上をAIが動きやすくなり、Hole部分
に均一につきやすくなり、・シャドウィング効果を緩和
させる。さらには、上層のAtのグレインが大きくなっ
て、エレクトロマイグレーションの防止に対して強い配
線を提供できる。
[Function J] According to the above structure of the present invention, titanium, molybdenum, tungsten, tankle,
By attaching a film of high melting point metals such as cobalt, platinum, and their silicide compounds, AI can move more easily on the film during Al sputtering, making it easier to uniformly adhere to the hole area, and reducing the shadowing effect. . Furthermore, the grains of At in the upper layer become large, making it possible to provide wiring that is strong in preventing electromigration.

〔実 施 例1 本発明の半導体装置は、第1図に示される構造をしてい
る。
[Example 1] A semiconductor device of the present invention has the structure shown in FIG.

101はSt基板、102は酸化膜の二酸化ケイ素、1
03.104.105は一層目の配線で、103はチタ
ン、104は窒化チタン、105はアルミ合金である。
101 is an St substrate, 102 is an oxide film of silicon dioxide, 1
03, 104, and 105 are the first layer wiring, 103 is titanium, 104 is titanium nitride, and 105 is aluminum alloy.

106は酸化膜の二酸化ケイ素、107,108は二層
目の配線であり、107はチタン、モリブデン、タング
ステン、クンタル、コバルト、プラチナおよびこれらの
シリサイド化合物、108はアルミ合金である。
106 is silicon dioxide of an oxide film, 107 and 108 are second layer wiring, 107 is titanium, molybdenum, tungsten, Kuntal, cobalt, platinum, and silicide compounds thereof, and 108 is an aluminum alloy.

以下、詳細は、工程を追いながら、第2図において説明
していく。
Details will be explained below with reference to FIG. 2 while following the steps.

まず、Si基板201全面に、酸化膜(SiO,)20
2を形成する。(第2図(a))さらにコンタクト部分
をフォトエッチ工程によって開ける。(第2図(b)) 次に第一層目の配線を形成するために、全面にまず、チ
タン203をスパッタし1次に窒化チタン204をスパ
ッタし、最後にAl−5i205をスパッタし、フォト
エッチ工程によって配線に必要な部分を残す。(第2図
(C)) 次に第二層目の配線との絶縁膜として、全面に酸化膜(
Sin2)206を形成する。(第2図(d))さらに
、Hole部分をフォトエッチ工程によって開ける。(
第2図(e)) 最後に、第二層目の配線を形成するために、全面にまず
、チタン、モリブデン、タングステン。
First, an oxide film (SiO,) 20 is placed on the entire surface of the Si substrate 201.
form 2. (FIG. 2(a)) Further, a contact portion is opened by a photo-etching process. (FIG. 2(b)) Next, in order to form the first layer of wiring, titanium 203 is first sputtered on the entire surface, firstly titanium nitride 204 is sputtered, and finally Al-5i 205 is sputtered. A photo-etch process leaves the necessary parts for the wiring. (Figure 2 (C)) Next, an oxide film (
Sin2) 206 is formed. (FIG. 2(d)) Furthermore, the hole portion is opened by a photo-etching process. (
(Fig. 2(e)) Finally, in order to form the second layer of wiring, titanium, molybdenum, and tungsten are first applied to the entire surface.

クンタル、コバルト、プラチナ、さらには、そのシリサ
イド化合物207などをスパッタし、次に、アルミ合金
208をスパッタし、フォトエッチ工程によって配線に
必要な部分を残す、(第2図(f)) 上述の工程を経て、でき上がった本発明、半導体装置は
、従来の半導体装置に比べると、Hoteの部分が、チ
タン、モリブデン、タングステン、クンタル、コバルト
、プラチナおよびこれらのシリサイド化合物などの高融
点金属と、アルミ合金の二層配線であるため、Alスパ
ッタの際、高融点金属上をアルミ合金が動きやすくなり
、Hole部分にアルミ合金が均一につきゃすくなる。
Kuntal, cobalt, platinum, and their silicide compounds 207 are sputtered, and then aluminum alloy 208 is sputtered, and the portions necessary for wiring are left through a photo-etching process (FIG. 2(f)). Compared to conventional semiconductor devices, the semiconductor device of the present invention completed through the process has a hot portion made of high-melting point metals such as titanium, molybdenum, tungsten, quantal, cobalt, platinum, and silicide compounds of these, and aluminum. Since the wiring is made of two layers of alloy, the aluminum alloy easily moves on the high melting point metal during Al sputtering, making it easier for the aluminum alloy to uniformly adhere to the hole portion.

さらに、アルミ合金中のシリコンの成長をおさえること
ができ、上層のアルミ合金中のAIのグレインが大きく
なって、エレクトロマイグレーションに対して強くなる
Furthermore, the growth of silicon in the aluminum alloy can be suppressed, and the grains of AI in the upper layer aluminum alloy become larger, making it resistant to electromigration.

また、第3図のように、AIスパッタ後、さらに窒化チ
タン301をスパッタして形成された三層配線は、二層
配線に比べて、ストレスマイグレーションやエレクトロ
マイグレーション防止に対してさらに有効であり、また
、窒化チタンは反射防止膜として、ハレーション防止に
効果がある。
Further, as shown in FIG. 3, the three-layer wiring formed by sputtering titanium nitride 301 after AI sputtering is more effective in preventing stress migration and electromigration than the two-layer wiring. Furthermore, titanium nitride is effective in preventing halation as an antireflection film.

また、従来通りに抵抗を保つためには、アルミ合金と下
層の膜厚比を10分の1以下にするのが良い。
Further, in order to maintain the resistance as before, it is preferable to set the film thickness ratio between the aluminum alloy and the lower layer to 1/10 or less.

最後に、本発明は三層目以上の配線に対しても同様の効
果がある。
Finally, the present invention has similar effects on wiring in the third and higher layers.

[発明の効果] 以上述べた本発明によれば、従来の二層配線に比べて、
シャドウィング効果を緩和させることかでき、よってカ
バレッジ向上に効果がある。さらに、アルミ合金中のシ
リコンの成長をおさえることができ、上層のアルミ合金
中のAlのグレインが大きくなって、エレクトロマイグ
レーションに対して強(なる。
[Effects of the Invention] According to the present invention described above, compared to the conventional two-layer wiring,
The shadowing effect can be alleviated, and coverage can therefore be improved. Furthermore, the growth of silicon in the aluminum alloy can be suppressed, and the grains of Al in the upper layer aluminum alloy become large, making it resistant to electromigration.

さらに、Al配線が切れた場合でも、二層ならば下層か
ら、三層ならば下層と上層から電流が流れることにより
、エレクトロマイグレーションやストレスマイグレーシ
ョン防止に効果があり、また三層配線上層の窒化チタン
は反射防止膜として、ハレーション防止に効果がある。
Furthermore, even if the Al wiring is broken, current will flow from the bottom layer if it is a two-layer wiring, or from the bottom and top layers if it is a three-layer wiring, which is effective in preventing electromigration and stress migration. is effective in preventing halation as an anti-reflection film.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図と第3図は1本発明の半導体装置を示す主要断面
図。 第2図(a)〜(f)は、本発明の半導体装置の製造工
程の断面図。 第4図は、従来の半導体装置を示す主要断面図。 101・・・Si基板 102  ・ 103  ・ 104  ・ 105  ・ 106  ・ 107 ・ l 08 ・ 201 ・ 202 ・ 203 ・ 204 ・ 205 ・ 206 ・ 207 ・ 208 ・ 301  ・ 401  ・ 402 ・ ・二酸化ケイ素 ・チタン ・窒化チタン ・第1層目の配線 ・二酸化ケイ素 ・チタン、モリブデン。 ン等の高融点金属 ・第2層目の配線 ・Si基板 ・二酸化ケイ素 ・チタン ・窒化チタン ・第1層目の配線 ・二酸化ケイ素 ・チタン、モリブデン、 ン等の高融点金属 ・第2層目の配線 ・窒化チタン ・Si基板 ・二酸化ケイ素 タングステ タングステ 403 ・ 404 ・ 405 ・ 406 ・ ・・第1層目の配線 ・・二酸化ケイ素 ・窒化チタン ・・第2層目の配線
1 and 3 are main sectional views showing a semiconductor device of the present invention. FIGS. 2(a) to 2(f) are cross-sectional views of the manufacturing process of the semiconductor device of the present invention. FIG. 4 is a main cross-sectional view showing a conventional semiconductor device. 101...Si substrate 102 ・ 103 ・ 104 ・ 105 ・ 106 ・ 107 ・ l 08 ・ 201 ・ 202 ・ 203 ・ 204 ・ 205 ・ 206 ・ 207 ・ 208 ・ 301 ・ 401 ・ 402 ・ ・Silicon dioxide・Titanium・Nitride Titanium, first layer wiring, silicon dioxide, titanium, molybdenum. High melting point metals such as n, second layer wiring, Si substrate, silicon dioxide, titanium, titanium nitride, first layer wiring, silicon dioxide, high melting point metals such as titanium, molybdenum, n, etc., second layer Wiring・Titanium nitride・Si substrate・Silicon dioxide Tungsten Tungste 403 ・ 404 ・ 405 ・ 406 ・・・First layer wiring・・Silicon dioxide・Titanium nitride・・Second layer wiring

Claims (1)

【特許請求の範囲】[Claims] 複数の配線層を有する半導体装置において、第二層目以
上の配線が、上層がアルミ合金、下層が高融点金属であ
るチタン、モリブデン、タングステン、タンタル、コバ
ルト、プラチナおよび、これらのシリサイド化合物から
成る二層配線であるか、または、上層が窒化チタン、中
層がアルミ合金、下層が高融点金属であるチタン、モリ
ブデン、タングステン、タンタル、コバルト、プラチナ
および、これらのシリサイド化合物から成る三層配線で
あることを特徴とする半導体装置。
In a semiconductor device having multiple wiring layers, the second and higher wiring layers have an upper layer made of an aluminum alloy and a lower layer made of high melting point metals such as titanium, molybdenum, tungsten, tantalum, cobalt, platinum, and silicide compounds thereof. Either a two-layer wiring, or a three-layer wiring consisting of titanium nitride in the upper layer, aluminum alloy in the middle layer, and high-melting point metals such as titanium, molybdenum, tungsten, tantalum, cobalt, platinum, and silicide compounds thereof in the lower layer. A semiconductor device characterized by:
JP27864188A 1988-11-04 1988-11-04 Semiconductor device Pending JPH02125431A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27864188A JPH02125431A (en) 1988-11-04 1988-11-04 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27864188A JPH02125431A (en) 1988-11-04 1988-11-04 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH02125431A true JPH02125431A (en) 1990-05-14

Family

ID=17600109

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27864188A Pending JPH02125431A (en) 1988-11-04 1988-11-04 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH02125431A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468534A (en) * 1990-07-10 1992-03-04 Nec Corp Metal wiring structure and manufacture thereof
JP4853521B2 (en) * 2007-04-16 2012-01-11 トヨタ紡織株式会社 Vehicle seat

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0468534A (en) * 1990-07-10 1992-03-04 Nec Corp Metal wiring structure and manufacture thereof
JP4853521B2 (en) * 2007-04-16 2012-01-11 トヨタ紡織株式会社 Vehicle seat

Similar Documents

Publication Publication Date Title
JP2581666B2 (en) Manufacturing method of wiring structure
JP2511892B2 (en) Multilayer thin film wiring and method for forming the same
JPH02125431A (en) Semiconductor device
JP2757796B2 (en) Semiconductor integrated circuit device
JPH03274732A (en) Semiconductor integrated circuit device
JPH0418760A (en) Semiconductor device
JPH01255249A (en) Semiconductor integrated circuit device
JPH0594990A (en) Manufacture of multilayer interconnection
JPH0754848B2 (en) Semiconductor device
JPH05343401A (en) Semiconductor device
JPH0472733A (en) Manufacture of semiconductor device
JP3340578B2 (en) Multilayer wiring of semiconductor device and method of manufacturing the same
JP2906815B2 (en) Method for manufacturing semiconductor device
JPH04298029A (en) Method of manufacturing semiconductor device
JPH0232543A (en) Manufacture of semiconductor device
JPS62241373A (en) Semiconductor device
JPH04162531A (en) Manufacture of semiconductor device
JPH04323831A (en) Manufacture of semiconductor device
JPH0341732A (en) Manufacture of semiconductor device
JPH06163705A (en) Semiconductor device having structure of conductive-film laminated wiring
JPH06163720A (en) Semiconductor device and manufacture thereof
JPH0235753A (en) Manufacture of semiconductor device
JPH0369118A (en) Manufacture of semiconductor device
JPH03116932A (en) Formation of multilayer wiring
JPH11297697A (en) Semiconductor device