JPH04298029A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor deviceInfo
- Publication number
- JPH04298029A JPH04298029A JP6228891A JP6228891A JPH04298029A JP H04298029 A JPH04298029 A JP H04298029A JP 6228891 A JP6228891 A JP 6228891A JP 6228891 A JP6228891 A JP 6228891A JP H04298029 A JPH04298029 A JP H04298029A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- alloy film
- silicon
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 27
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000002844 melting Methods 0.000 claims abstract description 12
- 230000008018 melting Effects 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 18
- 229910000838 Al alloy Inorganic materials 0.000 claims description 17
- 229910045601 alloy Inorganic materials 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims 2
- 239000010703 silicon Substances 0.000 abstract description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 10
- 239000010936 titanium Substances 0.000 abstract description 10
- 229910052719 titanium Inorganic materials 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052802 copper Inorganic materials 0.000 abstract description 6
- 239000010949 copper Substances 0.000 abstract description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052721 tungsten Inorganic materials 0.000 abstract description 6
- 239000010937 tungsten Substances 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 32
- -1 aluminum-silicon-copper Chemical compound 0.000 description 22
- 229910000676 Si alloy Inorganic materials 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 6
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005243 fluidization Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000005204 segregation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Abstract
Description
【０００１】0001
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に流動化（リフロー）処理を用いた金属配線の
形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming metal wiring using a fluidization (reflow) process.
【０００２】0002
【従来の技術】近年、素子の微細化とともに、コンタク
トホールでのアルミ系配線と拡散層との異常反応，アル
ミ系配線のストレスマイグレーションおよびエレクトロ
マイグレーション等が信頼性上重視されるようになって
きた。これに伴ないアルミ系膜の下に高融点導電体材料
からなる導電体膜を敷き、この積層膜により金属配線を
形成するようになってきた。この導電体膜は、マイグレ
ーション耐性の向上に寄与し、コンタクトホールにおい
てはバリアメタルとして機能している。[Background Art] In recent years, with the miniaturization of elements, abnormal reactions between aluminum interconnects and diffusion layers in contact holes, stress migration and electromigration of aluminum interconnects, etc. have become important in terms of reliability. . Along with this, a conductive film made of a high melting point conductive material is laid down under an aluminum film, and metal wiring is formed using this laminated film. This conductive film contributes to improving migration resistance and functions as a barrier metal in the contact hole.
【０００３】図３に示す工程順の断面図を用いて、上述
の金属配線の形成方法を説明する。まず、図３（ａ）に
示すように、拡散層２０２等が所定の領域に形成された
半導体基板２０１上にＢＰＳＧ膜２０３を形成し、例え
ば拡散層２０２等の素子の所定箇所に達するコンタクト
ホールをＢＰＳＧ膜２０３に開口する。次に、図３（ｂ
）に示すように、全面に例えばチタン膜２０４，窒化チ
タン膜２０５等のバリアメタルをスパッタ法により堆積
し、続いてアルミ・シリコン・銅合金膜２０６ａを全面
にスパッタ法により堆積する。コンタクトホールの側壁
に被着したアルミ・シリコン・銅合金膜２０６ａは薄く
、この構造ではコンタクト抵抗特性等が低下して信頼性
上問題を引き起す。このため最近では、図３（ｃ）に示
すように、アルミ・シリコン・銅合金膜２０６ａにエキ
シマレーザーを照射して一旦これをリフローし、これを
アルミ・シリコン・銅合金膜２０６ｂに変換し、コンタ
クトホールをアルミ・シリコン・銅合金膜２０６ｂで埋
め込むという方法が採られるようになった。[0003] The method for forming the above-mentioned metal wiring will be explained using cross-sectional views showing the process order shown in FIG. First, as shown in FIG. 3A, a BPSG film 203 is formed on a semiconductor substrate 201 in which a diffusion layer 202 and the like are formed in a predetermined region, and a contact hole reaching a predetermined location of the element such as the diffusion layer 202 is formed. is opened in the BPSG film 203. Next, Figure 3(b)
), a barrier metal such as a titanium film 204 or a titanium nitride film 205 is deposited on the entire surface by sputtering, and then an aluminum-silicon-copper alloy film 206a is deposited on the entire surface by sputtering. The aluminum-silicon-copper alloy film 206a deposited on the side wall of the contact hole is thin, and this structure deteriorates contact resistance characteristics and causes reliability problems. For this reason, recently, as shown in FIG. 3(c), the aluminum-silicon-copper alloy film 206a is irradiated with an excimer laser and once reflowed to convert it into an aluminum-silicon-copper alloy film 206b. A method has been adopted in which the contact hole is filled with an aluminum-silicon-copper alloy film 206b.
【０００４】0004
【発明が解決しようとする課題】しかしながらコンタク
トホールが微細になると、コンタクトホールを含む領域
におけるアルミ・シリコン・銅合金膜のリフロー性に問
題が生じる。アルミ・シリコン・銅合金膜２０６ａをリ
フローすると、図４に示すように、局所的にアルミ・シ
リコン・銅合金膜２０６ｃのような形状となることがあ
る。これは、コンタクトホールの側壁に被着していた部
分のアルミ・シリコン・銅合金膜が、リフローしてコン
タクトホール外の部分のアルミ・シリコン・銅合金膜に
引き寄せられたことによる。このような形状になると、
コンタクトホール部におけるコンタクト抵抗が上昇し，
ばらつくことになる。すならち、リフロー処理によりこ
れらをかえって悪化させることになる。このような形状
となる原因は、アルミ・シリコン・銅合金自体の物性に
依存すると言うより下地構造および下地形状，コンタク
トホールの分布等のパラメータが錯綜して寄与している
。従って、画一的にこのような現象を防ぐことは困難で
ある。However, when the contact hole becomes finer, a problem arises in the reflowability of the aluminum-silicon-copper alloy film in the region including the contact hole. When the aluminum/silicon/copper alloy film 206a is reflowed, as shown in FIG. 4, it may locally become shaped like the aluminum/silicon/copper alloy film 206c. This is because the portion of the aluminum-silicon-copper alloy film that had adhered to the side wall of the contact hole reflowed and was attracted to the aluminum-silicon-copper alloy film outside the contact hole. When the shape becomes like this,
The contact resistance at the contact hole increases,
It will vary. In other words, the reflow process will actually worsen these problems. The cause of such a shape does not depend on the physical properties of the aluminum-silicon-copper alloy itself, but rather is caused by a complex combination of parameters such as the underlying structure, underlying shape, and distribution of contact holes. Therefore, it is difficult to uniformly prevent such phenomena.
【０００５】また、全面に堆積したアルミ・シリコン・
銅合金膜２０６ａをリフローすることにより、合金を構
成するシリコン，銅等の偏析，析出がリフローされたア
ルミ・シリコン・銅合金膜全面に生じ、金属配線を形成
する後工程でのエッチングにおいて加工上の問題が生じ
ることになる。[0005]Also, aluminum, silicon, and
By reflowing the copper alloy film 206a, segregation and precipitation of silicon, copper, etc. that make up the alloy occur over the entire surface of the reflowed aluminum/silicon/copper alloy film, which may cause problems during etching in the post-process to form metal wiring. This will cause problems.
【０００６】[0006]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、高融点導電体材料からなる少なくとも１層の
導電体膜とアルミ系合金膜との積層膜により構成された
金属配線の形成において、導電体膜と第１のアルミ系合
金膜とを全面に堆積した後コンタクトホールを覆う領域
にのみ第１のアルミ系合金膜を局在化させ、これをリフ
ローし、第２のアルミ系合金膜を全面に形成し、エッチ
ンク加工して金属配線を形成する。[Means for Solving the Problems] A method for manufacturing a semiconductor device according to the present invention is to form a metal wiring constituted by a laminated film of at least one conductor film made of a high melting point conductor material and an aluminum alloy film. After depositing a conductor film and a first aluminum alloy film over the entire surface, the first aluminum alloy film is localized only in the region covering the contact hole, and this is reflowed to form a second aluminum alloy film. An alloy film is formed on the entire surface and etched to form metal wiring.
【０００７】[0007]
【実施例】次に本発明について図面を参照して説明する
。図１は本発明の第１の実施例を説明するための工程順
の断面図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings. FIG. 1 is a cross-sectional view of the process order for explaining the first embodiment of the present invention.
【０００８】まず、図１（ａ）に示すように、拡散層１
０２等が所定の領域に形成された半導体基板１０１上に
膜厚１．０μｍ程度のＢＰＳＧ膜１０３を形成し、拡散
層１０２等の素子の所定箇所に達するコンタクトホール
をＢＰＳＧ膜１０３に開口する。First, as shown in FIG. 1(a), a diffusion layer 1 is
A BPSG film 103 having a thickness of about 1.0 μm is formed on the semiconductor substrate 101 in which 02 and the like are formed in a predetermined region, and a contact hole is opened in the BPSG film 103 to reach a predetermined location of the element such as the diffusion layer 102 .
【０００９】次に、図１（ｂ）に示すように、第１の高
融点導電体膜（積層膜）として膜厚３０ｎｍ程度のチタ
ン膜１０４並びに膜厚０．１μｍ程度の窒化チタン膜１
０５，第１のアルミ系合金膜として膜厚０．９μｍ程度
のアルミ・シリコン・銅合金膜１０６ａを順次スパッタ
法により、全面に堆積する。この段階でのアルミ・シリ
コン・銅合金膜１０６ａのコンタクトホールにおける段
差被覆性は、従来と同様（図３（ｂ））になっている。
続いて、フォトリソグラフィ技術により、コンタクトホ
ールを覆う領域以外のアルミ・シリコン・銅合金膜１０
６ａ，窒化チタン膜１０５，チタン膜１０４を順次除去
し、コンタクトホールを覆う領域のみにアルミ・シリコ
ン・銅合金膜１０６ａ，窒化チタン膜１０５，チタン膜
１０４を残す。コンタクトホールを覆う領域は、コンタ
クトホール自身より大きく，金属配線がコンタクトホー
ルを覆う領域に内包されていることが好ましい。Next, as shown in FIG. 1B, a titanium film 104 with a thickness of about 30 nm and a titanium nitride film 1 with a thickness of about 0.1 μm are used as a first high melting point conductor film (laminated film).
05. As a first aluminum-based alloy film, an aluminum-silicon-copper alloy film 106a having a thickness of about 0.9 μm is successively deposited over the entire surface by sputtering. At this stage, the step coverage of the contact hole of the aluminum-silicon-copper alloy film 106a is the same as that of the conventional method (FIG. 3(b)). Next, using photolithography technology, an aluminum/silicon/copper alloy film 10 is formed in areas other than those covering the contact holes.
6a, the titanium nitride film 105 and the titanium film 104 are sequentially removed, leaving the aluminum-silicon-copper alloy film 106a, the titanium nitride film 105, and the titanium film 104 only in the region covering the contact hole. Preferably, the area covering the contact hole is larger than the contact hole itself, and the metal wiring is included in the area covering the contact hole.
【００１０】次に、図１（ｃ）に示すように、レーザー
光を照射することによりアルミ・シリコン・銅合金膜１
０６ａを選択的にリフローし、これをアルミ・シリコン
・銅合金膜１０６ｂに変換する。アルミ・シリコン・銅
合金膜１０６ｂの下地である窒化チタン膜１０５，チタ
ン膜１０４は高融点導電体膜であるため、照射エネルギ
ーを選択することによりアルミ系合金膜の選択的なリフ
ローが可能となる。ここでは、ＸｅＣｌパルスエキシマ
レーザーを用い、照射エネルギーは２．９０Ｊ／ｃｍ２
である。Next, as shown in FIG. 1(c), the aluminum-silicon-copper alloy film 1 is irradiated with laser light.
06a is selectively reflowed to convert it into an aluminum-silicon-copper alloy film 106b. Since the titanium nitride film 105 and titanium film 104, which are the base of the aluminum-silicon-copper alloy film 106b, are high-melting point conductor films, selective reflow of the aluminum-based alloy film is possible by selecting the irradiation energy. . Here, a XeCl pulsed excimer laser was used, and the irradiation energy was 2.90 J/cm2.
It is.
【００１１】次に、図１（ｄ）に示すように、第２のア
ルミ系合金膜として膜厚０．９μｍ程度のアルミ・シリ
コン・銅合金膜１０７をスパッタ法により全面に堆積す
る。引き続いて、第２の高融点導電体膜として膜厚０．
２μｍ程度のタングステン膜１０８をスパッタ法により
全面に堆積する。なお、第２の高融点導電体膜としては
、タングステン膜に限定されるものではなく、他の高融
点金属膜，高融点金属シリサイド膜，あるいはこれらの
複合膜でもさしつかえない。Next, as shown in FIG. 1D, an aluminum-silicon-copper alloy film 107 having a thickness of about 0.9 μm is deposited over the entire surface as a second aluminum alloy film by sputtering. Subsequently, a second high-melting-point conductor film with a film thickness of 0.
A tungsten film 108 of about 2 μm is deposited over the entire surface by sputtering. Note that the second high melting point conductor film is not limited to the tungsten film, and may be other high melting point metal films, high melting point metal silicide films, or composite films thereof.
【００１２】最後に、フォトリソグラフィ技術により、
タングステン膜１０８，アルミ・シリコン・銅合金膜１
０７を順次エッチング除去し、所望の金属配線を形成し
、本実施例に係わる半導体装置の形成が完了する。アル
ミ・シリコン・銅合金膜１０６ｂが残留する領域を上述
のように設定しておくことにより、このエッチングの際
に、熱処理により偏析，析出したシリコン，銅を含むア
ルミ系合金膜（アルミ・シリコン・銅合金膜１０６ｂ）
のエッチング並びに第１の導電体膜（窒化チタン膜１０
５およびチタン膜１０４からなる積層膜）のエッチング
は不要となる。Finally, using photolithography technology,
Tungsten film 108, aluminum/silicon/copper alloy film 1
07 is sequentially etched away to form a desired metal wiring, and the formation of the semiconductor device according to this example is completed. By setting the area where the aluminum-silicon-copper alloy film 106b remains as described above, during this etching, the aluminum-based alloy film containing silicon and copper (aluminum-silicon copper alloy film 106b)
etching and the first conductor film (titanium nitride film 10
5 and the titanium film 104) becomes unnecessary.
【００１３】本実施例においては、コンタクトホールは
一旦流動化されたアルミ・シリコン・銅合金膜１０６ｂ
により充填されているため、コンタクト抵抗の上昇，ば
らつき等が起らない。また、金属配線においてアルミ・
シリコン・銅合金膜１０７の直下には高融点導電体膜が
存在しないが、代りにこれの直上にタングステン膜１０
８が存在するため、ストレスマイグレーション耐性およ
びエレクトロマイグレーション耐性の劣化を招くことは
ない。In this embodiment, the contact hole is made of an aluminum-silicon-copper alloy film 106b that has been once fluidized.
Since the contact resistance is filled with , no increase or variation in contact resistance occurs. Also, in metal wiring, aluminum
There is no high melting point conductor film directly under the silicon/copper alloy film 107, but instead there is a tungsten film 10 directly above it.
8, the stress migration resistance and electromigration resistance do not deteriorate.
【００１４】図２は本発明の第２の実施例を説明するた
めの工程順の断面図である。本実施例は第１の実施例と
異なり、図２（ａ）に示すように、コンタクトホールを
覆う領域のみに残すのはアルミ・シリコン・銅合金膜１
０６ａのみであり、窒化チタン膜１０５およびチタン膜
１０４は全面に残しておく。次に、第２図（ｂ）に示す
ように、第１の実施例と同様にレーザー照射を行ない、
アルミ・シリコン・銅合金膜１０６ａを選択的にリフロ
ーし、これをアルミ・シリコン・銅合金膜１０６ｂに変
換する。続いて、図２（ｃ）に示すように、全面に第２
のアルミ系合金膜としてアルミ・シリコン・銅合金膜１
０７を堆積し、アルミ・シリコン・銅合金膜１０７，窒
化チタン膜１０５，およびチタン膜１０４をエッチング
加工して金属配線を形成し、本実施例に係わる半導体装
置を製造する。FIG. 2 is a cross-sectional view of the process order for explaining a second embodiment of the present invention. This embodiment differs from the first embodiment in that, as shown in FIG. 2(a), the aluminum-silicon-copper alloy film 1 is left only in the region covering the contact hole.
06a, and the titanium nitride film 105 and the titanium film 104 are left on the entire surface. Next, as shown in FIG. 2(b), laser irradiation is performed in the same manner as in the first embodiment.
The aluminum/silicon/copper alloy film 106a is selectively reflowed to convert it into an aluminum/silicon/copper alloy film 106b. Next, as shown in Figure 2(c), the second layer is applied to the entire surface.
Aluminum-silicon-copper alloy film 1 as an aluminum-based alloy film
07 is deposited, and the aluminum-silicon-copper alloy film 107, titanium nitride film 105, and titanium film 104 are etched to form metal wiring, thereby manufacturing a semiconductor device according to this embodiment.
【００１５】本実施例での金属配線は、コンタクトホー
ルの部分以外は従来と同じ構造であり、第１の実施例と
同等の効果を有するが、第１の実施例より製造方法が簡
単である。The metal wiring in this example has the same structure as the conventional one except for the contact hole portion, and has the same effect as the first example, but the manufacturing method is simpler than the first example. .
【００１６】[0016]
【発明の効果】以上説明したように本発明の半導体装置
の製造方法は、高融点導電体材料からなる少なくとも１
層の導電体膜とアルミ系合金膜との積層膜により構成さ
れた金属配線の形成において、導電体膜と第１のアルミ
系合金膜とを全面に堆積した後コンタクトホールを覆う
領域にのみ第１のアルミ系合金膜を局在化させ、これを
リフローし、第２のアルミ系合金膜を全面に形成し、エ
ッチンク加工して金属配線を形成する。Effects of the Invention As explained above, the method for manufacturing a semiconductor device according to the present invention provides at least one semiconductor device made of a high melting point conductive material.
In the formation of a metal wiring composed of a laminated film of a conductor film and an aluminum-based alloy film, after the conductor film and the first aluminum-based alloy film are deposited on the entire surface, a first layer is deposited only in the area covering the contact hole. The first aluminum alloy film is localized and reflowed, and a second aluminum alloy film is formed on the entire surface and etched to form metal wiring.
【００１７】このため、従来よりマイグレーション耐性
を劣化させることなく、コンタクト抵抗の上昇，ばらつ
きの発生を抑止し、かつアルミ系合金膜のリフロー処理
に起因する金属配線形成のためのエッチング工程におけ
る困難性も排除することが可能となる。Therefore, it is possible to suppress the increase in contact resistance and the occurrence of variations without deteriorating the migration resistance compared to conventional methods, and to overcome the difficulties in the etching process for forming metal wiring due to reflow processing of aluminum alloy films. It is also possible to exclude
【図１】本発明の第１の実施例を説明するための断面図
である。FIG. 1 is a sectional view for explaining a first embodiment of the present invention.
【図２】本発明の第２の実施例を説明するための断面図
である。FIG. 2 is a sectional view for explaining a second embodiment of the present invention.
【図３】従来の半導体装置の製造方法を説明するための
断面図である。FIG. 3 is a cross-sectional view for explaining a conventional method of manufacturing a semiconductor device.
【図４】従来の半導体装置の製造方法における問題点を
説明するための断面図である。FIG. 4 is a cross-sectional view for explaining problems in the conventional method of manufacturing a semiconductor device.
【符号の説明】
１０１，２０１ 半導体基板
１０２，２０２ 拡散層
１０３，２０３ ＢＰＳＧ膜
１０４，２０４ チタン膜
１０５，２０５ 窒化チタン膜
１０６ａ，１０６ｂ，１０７，２０６ａ，２０６ｂ，２
０６ｃ アルミ・シリコン・銅合金膜１０８
タングステン膜[Explanation of symbols] 101, 201 Semiconductor substrate 102, 202 Diffusion layer 103, 203 BPSG film 104, 204 Titanium film 105, 205 Titanium nitride film 106a, 106b, 107, 206a, 206b, 2
06c Aluminum/silicon/copper alloy film 108
tungsten film
Claims (2)
１層の導電体膜とアルミ系合金膜との積層膜により構成
された金属配線を有する半導体装置の製造方法において
、所定の素子が形成された半導体基板上に絶縁膜を形成
する工程と、前記素子の所定位置に達するコンタクトホ
ールを、前記絶縁膜に開口する工程と、全面に第１の導
電体膜を形成する工程と、全面に第１のアルミ合金膜を
形成する工程と、前記コンタクトホールを覆う領域以外
の領域の前記第１のアルミ合金膜，前記第１の導電体膜
を順次除去する工程と、熱処理により前記第１のアルミ
合金膜を流動化させる工程と、全面に第２のアルミ合金
膜，第２の導電体膜を順次形成する工程と、を有するこ
とを特徴とする半導体装置の製造方法。Claim 1: A method for manufacturing a semiconductor device having a metal wiring formed of a laminated film of at least one conductor film made of a high melting point conductor material and an aluminum alloy film, in which a predetermined element is formed. a step of forming an insulating film on a semiconductor substrate; a step of opening a contact hole in the insulating film reaching a predetermined position of the element; a step of forming a first conductive film on the entire surface; forming an aluminum alloy film, sequentially removing the first aluminum alloy film and the first conductive film in a region other than the region covering the contact hole, and removing the first aluminum alloy film by heat treatment. A method for manufacturing a semiconductor device, comprising the steps of fluidizing a film and sequentially forming a second aluminum alloy film and a second conductor film on the entire surface.
１層の導電体膜とアルミ系合金膜との積層膜により構成
された金属配線を有する半導体装置の製造方法において
、所定の素子が形成された半導体基板上に絶縁膜を形成
する工程と、前記素子の所定位置に達するコンタクトホ
ールを、前記絶縁膜に開口する工程と、全面に前記導電
体膜を形成する工程と、全面に第１のアルミ合金膜を形
成する工程と、前記コンタクトホールを覆う領域以外の
領域の前記第１のアルミ合金膜を除去する工程と、熱処
理により前記第１のアルミ合金膜を流動化させる工程と
、全面に第２のアルミ合金膜を形成する工程と、有する
ことを特徴とする半導体装置の製造方法。2. A method for manufacturing a semiconductor device having a metal wiring formed of a laminated film of at least one conductor film made of a high melting point conductor material and an aluminum alloy film, in which a predetermined element is formed. a step of forming an insulating film on a semiconductor substrate; a step of opening a contact hole in the insulating film reaching a predetermined position of the element; a step of forming the conductive film on the entire surface; and a step of forming a first aluminum film on the entire surface. a step of forming an alloy film; a step of removing the first aluminum alloy film in a region other than the region covering the contact hole; a step of fluidizing the first aluminum alloy film by heat treatment; 2. A method for manufacturing a semiconductor device, comprising: the step of forming an aluminum alloy film as described in 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062288A JP3064454B2 (en) | 1991-03-27 | 1991-03-27 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062288A JP3064454B2 (en) | 1991-03-27 | 1991-03-27 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04298029A true JPH04298029A (en) | 1992-10-21 |
| JP3064454B2 JP3064454B2 (en) | 2000-07-12 |
Family
ID=13195785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062288A Expired - Lifetime JP3064454B2 (en) | 1991-03-27 | 1991-03-27 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3064454B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1039562C (en) * | 1992-12-10 | 1998-08-19 | 三星电子株式会社 | Semiconductor device and method for manufacturing the same |
| KR20010077743A (en) * | 2000-02-08 | 2001-08-20 | 박종섭 | Bit line and manufacturing method thereof |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3104409B2 (en) | 1992-06-25 | 2000-10-30 | 日本電気株式会社 | Method for manufacturing semiconductor device |
-
1991
- 1991-03-27 JP JP3062288A patent/JP3064454B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1039562C (en) * | 1992-12-10 | 1998-08-19 | 三星电子株式会社 | Semiconductor device and method for manufacturing the same |
| KR20010077743A (en) * | 2000-02-08 | 2001-08-20 | 박종섭 | Bit line and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3064454B2 (en) | 2000-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0552968B1 (en) | Semiconductor device including a wiring layer | |
| US4937652A (en) | Semiconductor device and method of manufacturing the same | |
| JP3006735B2 (en) | Semiconductor device and manufacturing method thereof | |
| US6211073B1 (en) | Methods for making copper and other metal interconnections in integrated circuits | |
| GB2253939A (en) | Forming a metal layer on a semiconductor device | |
| US5985751A (en) | Process for fabricating interconnection of semiconductor device | |
| JP3104534B2 (en) | Semiconductor device and its manufacturing method. | |
| JPH07115074A (en) | Wiring formation | |
| US5288664A (en) | Method of forming wiring of semiconductor device | |
| JPS63244858A (en) | Formation of metallic wiring | |
| JPH04298029A (en) | Method of manufacturing semiconductor device | |
| JPH06314690A (en) | Semiconductor device and its manufacture | |
| JP3407516B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07135250A (en) | Manufacture of semiconductor device | |
| JPH04116953A (en) | Semiconductor device provided with plated wiring layer and manufacture thereof | |
| JP3624513B2 (en) | Manufacturing method of semiconductor device | |
| KR100303796B1 (en) | Method for forming metal interconnection of semiconductor device | |
| JPH08255833A (en) | Manufacture of semiconductor device | |
| JP3340578B2 (en) | Multilayer wiring of semiconductor device and method of manufacturing the same | |
| JP2890948B2 (en) | Method for manufacturing semiconductor device | |
| JP2734881B2 (en) | Method for manufacturing semiconductor device | |
| JPH02215131A (en) | Manufacture of semiconductor device | |
| JPH05243229A (en) | Semiconductor integrated circuit device | |
| JPH0613469A (en) | Manufacture of semiconductor device | |
| JPH0837237A (en) | Formation of multilayer metal wiring on semiconductor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000411 |