JP3624513B2

JP3624513B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3624513B2
Application number: JP02393296A
Authority: JP
Inventors: 一英小山; 充田口
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1996-02-09
Filing date: 1996-02-09
Publication date: 2005-03-02
Anticipated expiration: 2016-02-09
Also published as: JPH09219449A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特には高圧リフロー法によって接続孔内に配線材料を埋め込む半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化及び高機能化にともなってデバイス構造の微細化が進展すると、層間絶縁膜に形成されるコンタクトホールやヴィアホール等の接続孔はその開口幅が狭くかつ深くなる。ところが、このようにアスペクト比が高くなった接続孔内に、スパッタ成膜法によって配線材料層を埋め込もうとすると、シャドウウイング効果の影響を受けて接続孔の底面に近い部分のカバレッジが得られずこの接続部分で断線が生じるという不具合が発生する。このため、半導体装置の製造工程においては、上記スパッタ成膜法に代わる方法として高圧リフロー法が行われている。
【０００３】
以下に、上記高圧リフロー法を適用した半導体装置の製造方法を説明する。
先ず、図４（１）に示すように、例えば基板１１上に下層配線１２を形成し、この下層配線１２を覆う状態で基板１１上に層間絶縁膜１３を成膜する。リソグラフィー法によって形成したレジストパターン（図示せず）をマスクに用いたエッチングによって、下層配線１２に達する接続孔１４を層間絶縁膜１３に形成する。次いで、図４（２）に示すように、接続孔１４の内壁を含む層間絶縁膜１２上を覆う状態で、スパッタ成膜法によって下地金属膜１５を成膜する。その後、層間絶縁膜１３上に配線材料層１６をスパッタ成膜する。この際、接続孔１４の上部で配線材料層１６がブリッジ形状を成して接続孔１４の開口が配線材料層１６で塞がれ、接続孔１４の内部に空隙Ａが形成されるように配線材料層１６を成膜する。
【０００４】
次に、図４（３）に示すように、配線材料層１６を再結晶温度以上融点以下に加熱して軟化させると共に不活性ガスで満たされた高圧雰囲気によってこの配線材料層１６の一部を接続孔１４内に押し込む、いわゆる高圧リフロー法によって接続孔１４内を配線材料層１６で埋め込む。
【０００５】
【発明が解決しようとする課題】
しかし、上記半導体装置の製造方法には、以下のような課題があった。すなわち、図４（１）で示した層間絶縁膜１３のエッチングによって形成される接続孔１４は、その側壁と層間絶縁膜１３の表面とで構成される開口肩部Ｂがほぼ垂直になる。そして、図４（２）で示したように、このような接続孔１４の内壁を覆う様態で下地金属膜１５をスパッタ成膜すると、シャドウウイング効果によって接続孔１４の開口肩部Ｂを覆う下地金属膜１５部分が接続孔１４の側壁を覆う部分よりも内側に張り出した形状になる。このため、図４（３）に示したように、高圧リフローによって接続孔１４内に配線材料層１６を押し込む際、この開口肩部Ｂでの摩擦が大きくなる。このような場合に、配線材料層１６の埋め込み特性を確保するためには、より高温かつ高圧でのリフローを行う必要がある。例えばＡｌ（アルミニウム）を主成分とする配線材料層１６の場合には、リフロー温度を４５０℃以上，リフロー雰囲気内圧力を１０^６Ｐａ以上にする必要がある。この結果、処理装置が大掛かりになったり、高温で処理する際に層間絶縁膜１３から脱ガスが発生してプロセスの安定性が損なわれるという問題があった。
【０００６】
【課題を解決するための手段】
そこで本発明は、高圧リフローによって接続孔内に配線材料層を埋め込む半導体装置の製造方法において、開口肩部の開口幅が深さ方向に向かって徐々に小さくなる形状の接続孔を基板上の層間絶縁膜に形成するか、または、接続孔の内壁を含む上記層間絶縁膜上に当該接続孔の開口肩部の開口幅を深さ方向に向かって徐々に小さくする状態で下地金属膜を成膜することを上記課題を解決するための手段としている。
【０００７】
上記製造方法では、高圧リフローによって接続孔内に配線材料層を埋め込む際の当該接続孔の形状は、その開口肩部の開口幅が深さ方向に向かって徐々に小さくなっているため、当該開口肩部における摩擦抵抗が少なくなる。したがって、高圧リフローの際の基板温度及び圧力をより低い値に設定して配線材料層の埋め込みが行われる。
【０００８】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法及び半導体装置を、図面に基づいて説明する。
図１（１）〜（３）は、本発明の半導体装置の製造方法の一例を説明する製造工程図であり、これらの図を用いて半導体装置の製造方法の第１実施形態を説明する。
先ず、図１（１）に示す第１工程では、例えばシリコンからなる基板１１上に下層配線（配線）１２を形成する。次に、この下層配線１２を覆う状態で、基板１１上に酸化シリコンからなる層間絶縁膜１３を成膜する。その後、リソグラフィー法及びエッチング法によって、下層配線１２にまで達する接続孔１４を層間絶縁膜１３に形成する。一例として、この接続孔１４の開口幅は０．３５μｍ，アスペクト比は２程度であることとする。
【０００９】
以上の工程までを従来と同様に行った後、層間絶縁膜１３の表面をスパッタエッチングし、接続孔１４の開口肩部Ｂの層間絶縁膜１３部分を集中的にエッチング除去する。これによって、接続孔１４の開口肩部Ｂの曲率半径を大きくし、当該接続孔１４の上部においては開口幅が深さ方向に向かって徐々に小さくなるようにする。また、このスパッタエッチングでは、接続孔１４底面のエッチクリーニングも同時に行われる。
【００１０】
以下に、上記スパッタエッチング条件の一例を示す。
スパッタガス及び流量：Ａｒ（アルゴンガス）＝１００ｓｃｃｍ
ただし、ｓｃｃｍはｓｔａｎｄａｒｄｃｕｂｉｃｃｅｎｔｉｍｅｔｅｒ／ｍｉｎとする。
エッチング雰囲気内圧力：０．４Ｐａ
ＲＦ電圧：１ｋＶ
基板加熱温度：３００℃
エッチング時間：３ｍｉｎ
【００１１】
次に、図１（２）に示す第２工程では、接続孔１４の内壁を含む層間絶縁膜１３上にトレスマイグレーションによる断線不良防止及び濡れ性改善用の下地金属膜１５を成膜する。この下地金属膜１５の一例としては、Ｔｉ２０ｎｍ、ＴｉＮ５０ｎｍを下層から順に積層させた構成にする。
【００１２】
以下に、下地金属膜１５の成膜条件の一例を示す。

【００１３】
尚、下地金属膜１５として用いる材料は上記に限定されず、ＴｉＷ（チタン−タングステン），Ｗ（タングステン）等のように、信頼性上の冗長効果と次に成膜する配線材料層１６に対する濡れ性とを有する材料であれば適用可能である。
【００１４】
次いで、下地金属膜１５上に配線材料層１６をスパッタ成膜する。この際、接続孔１５上で配線材料層１６がブリッジ形状を成すことによって接続孔１４内を当該配線材料層１６で塞ぎ、接続孔１４の内部に空隙Ａが形成されるように、少なくとも接続孔１４の開口幅よりも配線材料層１６の膜厚の値を大きく、例えば０．５μｍ程度の膜厚に設定する。またここでは、この配線材料層１６として、例えば０．５重量％のＣｕ（銅）を含有するＡｌを用いる。この配線材料層１７としては、上記の他にもＡｌまたはＡｌを主成分とする通常の配線材料やＣｕまたはＣｕを主成分とする配線材料が用いられる。また、上記Ｃｕを含有するＡｌを用いる場合にも、Ｃｕの含有量は上記に限定されるものではない。
【００１５】
以下に、上記成膜条件の一例を示す。
スパッタガス及び流量：Ａｒ＝１００ｓｃｃｍ
成膜雰囲気内圧力：０．４Ｐａ
ＤＣ電力：２０ｋＷ
基板加熱温度：４００℃
尚、上記スパッタ成膜においては、基板加熱温度を４００℃と高めに設定することで、接続孔１４の上部で配線材料層１６がブリッジ形状になり易いようにしている。
【００１６】
次に、第３工程では、図１（３）に示すように高圧力の不活性ガス雰囲気内で熱処理を行うことによって、酸化を防止しながら流動化させた配線材料層１６の一部を不活性ガス雰囲気の高圧で接続孔１４内に押し込む、いわゆる高圧リフロー処理を行う。以下に、上記高圧リフロー条件の一例を示す。
リフロー雰囲気内圧力：１０^４Ｐａ以上（Ａｒ雰囲気内）
基板加熱温度：４２０℃
加熱時間：１分
【００１７】
上記半導体装置の製造方法によれば、図１（１）を用いて説明した第１工程で、層間絶縁膜１３のスパッタエッチングによって接続孔１４の開口肩部Ｂの開口幅が深さ方向に向かって徐々に小さくなるようにした。このため、図１（２）を用いて説明した第２工程で下地金属膜１５をスパッタ成膜する際、シャドウウイング効果が起きにくくなり、接続孔１４の開口肩部Ｂ上における下地金属膜１５の膜厚が特に厚くなることはない。したがって、図１（３）を用いて説明した第３工程で高圧リフローを行う際の接続孔１４は、その開口肩部Ｂの開口幅が深さ方向に向かって徐々に小さくなる形状に保たれ、当該開口肩部Ｂにおける摩擦抵抗が少なくなる。したがって、高圧リフローの際には、基板加熱温度を従来の４５０℃から４２０℃に、リフロー雰囲気内圧力の下限を１０^６Ｐａから１０^４Ｐａに低下させることができる。
また、接続孔１４は、その開口肩部Ｂのみが丸みを持って形成されることから、接続孔の側壁をテーパー形状に形成した場合のように、上部の開口幅が広くなりすぎて配線材料層がブリッジ形状になり難くなることもない。
【００１８】
尚、上記高圧リフローの際の基板加熱温度は、リフロー雰囲気内の圧力の下限を上記実施形態よりも高めに設定することで配線材料層１６の再結晶温度（ここでは、３５０℃）にまで下げることが可能である。ただし、好ましくは、配線材料層１６の成膜温度（この実施形態では４００℃）よりも高い温度範囲に設定するようにする。
【００１９】
次に、図２を用いて本発明の半導体装置の第２実施形態を説明する。
先ず、図２（１）に示す第１工程では、上記第１実施形態で図１（１）を用いて説明したと同様に層間絶縁膜１３に接続孔１４を形成する。ただしここでは、層間絶縁膜１３を表面からスパッタエッチングする工程は行わない。
次いで、接続孔１４の底面のエッチクリーニングを行った後、図２（２）に示す第２工程では、接続孔１４の内壁を含む層間絶縁膜１３上に、上記第１実施形態と同様の材質からなる下地金属膜１５を成膜する。ただし、この下地金属膜１５の成膜は、基板加熱温度を３５０℃〜５５０℃の範囲内に設定した高温スパッタ法によって行われることとする。この基板加熱温度は、上記範囲内において、使用する材料やプロセスへの適用性を考慮し、好ましくは下層配線１２の信頼性が確保され、基板１１を構成するシリコンのシリサイド化を防止できる値に設定する。
【００２０】
以下に、高温スパッタ成膜による下地金属膜１５の成膜条件の一例を示す。

以下の工程は、上記第１実施形態と同様に行う。
【００２１】
上記半導体装置の製造方法によれば、図２（２）を用いて説明した第２工程で、高温スパッタ法によって下地金属膜１５を成膜することから、下地金属膜１５は、成膜表面において成膜材料をマイグレートさせながら成膜したものになる。このため、通常のスパッタ法によって下地金属膜を成膜する場合と比較して、接続孔１４の開口肩部Ｂ上を覆う下地金属膜１５部分は、その曲率半径が大きく、接続孔１４の開口肩部Ｂの開口幅を深さ方向に向かって徐々に小さくする形状になる。したがって、上記第１実施形態と同様に、図２（３）を用いて説明される第３工程では、配線材料層１６を高圧リフロー処理する際に当該開口肩部Ｂにおける摩擦抵抗が少なくなり、基板加熱温度及びリフロー雰囲気内圧力の下限を低下させることができる。
【００２２】
次に、図３を用いて本発明の半導体装置の第３実施形態を説明する。
ここで説明する半導体装置の製造方法と上記第２実施形態で説明した方法との違いは、図３（２）で示した第２工程で下地金属膜１５を成膜する際、バイアススパッタ法によって行う点にある。そして、この工程以外は、上記第２実施形態と同様に行う。
【００２３】
以下に、バイアススパッタ成膜による下地金属膜１５の成膜条件の一例を示す。

【００２４】
上記スパッタ成膜法では、ＤＣ電圧が印加された基板１１に向かって入射するＡｒイオンによって特に接続孔１４の開口肩部Ｂに付着した下地金属膜材料を再スパッタしながら成膜が進行する。このため、ここで成膜された下地金属膜１５は、通常のスパッタ法で成膜した下地金属膜と比較して、接続孔１４の開口肩部Ｂ上を覆う下地金属膜１５部分の曲率半径が大きくなり、接続孔１４の開口幅を深さ方向に向かって徐々に小さくする形状になる。したがって、上記第１及び第２実施形態と同様に、図３（３）を用いて説明される第３工程では、配線材料層１６の高圧リフロー処理を行う際に接続孔１４の開口肩部Ｂにおける摩擦抵抗が少なくなり、基板加熱温度及びリフロー雰囲気内圧力の下限を低下させることができる。
【００２５】
以上説明した各実施形態は、第１実施形態と第２実施形態及び第３実施形態のうちの少なくともいづれか一つの実施形態とを組み合わせたり、第２実施形態と第３実施形態とを組み合わせて実施することも可能である。このように、各実施形態を組み合わせて実施される方法によれば、上記各実施形態を単独で実施する場合よりも接続孔の開口肩部の曲率半径がさらに大きくなり、高圧リフロー処理の際の基板加熱温度及びリフロー雰囲気内圧力の下限をさらに低下させることができる。
また、接続孔１４は基板１１の表面側に形成された拡散層に達するものでも良い。ただしこの場合、基板と配線材料層とのバリア性を確保するため、拡散層をバリアメタルで覆うか、または下地金属膜としてバリア性を有する材料を用いることとする。
【００２６】
【発明の効果】
以上説明したように本発明の半導体装置の製造方法によれば、高圧リフローによって接続孔内に配線材料層を埋め込む際の当該接続孔の形状を、その開口肩部の開口幅が深さ方向に向かって徐々に小さくなるようにすることで、当該開口肩部における摩擦抵抗を少なくし、高圧リフローの際の基板温度及び圧力をより低い値に設定して配線材料層の埋め込みを行なうことができる。したがって、半導体装置の製造装置の小規模化及びプロセスの安定性を確保することが可能になる。
【図面の簡単な説明】
【図１】第１実施形態を説明する製造工程図である。
【図２】第２実施形態を説明する断面図である。
【図３】第３実施形態を説明する断面図である。
【図４】従来例を説明する製造工程図である。
【符号の説明】
１３層間絶縁膜１４接続孔１５下地金属膜
１６配線材料層Ｂ開口肩部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a semiconductor device in which a wiring material is embedded in a connection hole by a high-pressure reflow method and a method for manufacturing the semiconductor device.
[0002]
[Prior art]
When the miniaturization of the device structure progresses with higher integration and higher functionality of the semiconductor device, the opening width of contact holes such as contact holes and via holes formed in the interlayer insulating film becomes narrower and deeper. However, if the wiring material layer is embedded in the connection hole with such a high aspect ratio by the sputtering film formation method, the coverage near the bottom surface of the connection hole is obtained due to the influence of the shadow wing effect. However, there is a problem that disconnection occurs at this connection portion. For this reason, in the manufacturing process of a semiconductor device, a high-pressure reflow method is performed as a method replacing the sputter film forming method.
[0003]
Below, the manufacturing method of the semiconductor device which applied the said high voltage | pressure reflow method is demonstrated.
First, as shown in FIG. 4A, for example, a lower layer wiring 12 is formed on a substrate 11, and an interlayer insulating film 13 is formed on the substrate 11 so as to cover the lower layer wiring 12. A connection hole 14 reaching the lower layer wiring 12 is formed in the interlayer insulating film 13 by etching using a resist pattern (not shown) formed by lithography as a mask. Next, as shown in FIG. 4B, a base metal film 15 is formed by a sputtering film forming method so as to cover the interlayer insulating film 12 including the inner wall of the connection hole 14. Thereafter, a wiring material layer 16 is formed on the interlayer insulating film 13 by sputtering. At this time, the wiring material layer 16 forms a bridge shape above the connection hole 14, the opening of the connection hole 14 is blocked by the wiring material layer 16, and the wiring A is formed in the connection hole 14. A material layer 16 is formed.
[0004]
Next, as shown in FIG. 4 (3), the wiring material layer 16 is softened by being heated to a recrystallization temperature or higher and a melting point or lower, and a part of the wiring material layer 16 is formed by a high-pressure atmosphere filled with an inert gas. The inside of the connection hole 14 is filled with the wiring material layer 16 by a so-called high pressure reflow method which is pushed into the connection hole 14.
[0005]
[Problems to be solved by the invention]
However, the manufacturing method of the semiconductor device has the following problems. That is, in the connection hole 14 formed by etching the interlayer insulating film 13 shown in FIG. 4A, the opening shoulder B constituted by the side wall and the surface of the interlayer insulating film 13 is substantially vertical. Then, as shown in FIG. 4B, when the base metal film 15 is formed by sputtering in such a manner as to cover the inner wall of the connection hole 14, the base that covers the opening shoulder B of the connection hole 14 by the shadow wing effect. The metal film 15 has a shape projecting inward from the portion covering the side wall of the connection hole 14. For this reason, as shown in FIG. 4 (3), when the wiring material layer 16 is pushed into the connection hole 14 by high-pressure reflow, the friction at the opening shoulder B increases. In such a case, in order to ensure the embedding property of the wiring material layer 16, it is necessary to perform reflow at a higher temperature and a higher pressure. For example, in the case of the wiring material layer 16 mainly composed of Al (aluminum), the reflow temperature needs to be 450 ° C. or higher and the reflow atmosphere internal pressure needs to be 10 ⁶ Pa or higher. As a result, there has been a problem that the processing apparatus becomes large-scale, or degassing occurs from the interlayer insulating film 13 when processing at a high temperature, thereby impairing process stability.
[0006]
[Means for Solving the Problems]
Accordingly, the present invention provides a method for manufacturing a semiconductor device in which a wiring material layer is embedded in a connection hole by high-pressure reflow, and a connection hole having a shape in which an opening width of an opening shoulder portion gradually decreases in a depth direction is provided between layers on a substrate. Form an insulating film, or form a base metal film on the interlayer insulating film including the inner wall of the connection hole in a state where the opening width of the opening shoulder of the connection hole is gradually reduced in the depth direction. This is a means for solving the above problems.
[0007]
In the above manufacturing method, the shape of the connection hole when the wiring material layer is embedded in the connection hole by high-pressure reflow is such that the opening width of the opening shoulder portion gradually decreases in the depth direction. Frictional resistance at the shoulder is reduced. Therefore, the wiring material layer is embedded by setting the substrate temperature and pressure during high-pressure reflow to lower values.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a method for manufacturing a semiconductor device and a semiconductor device according to the present invention will be described with reference to the drawings.
1A to 1C are manufacturing process diagrams for explaining an example of a method for manufacturing a semiconductor device according to the present invention. The first embodiment of the method for manufacturing a semiconductor device will be described with reference to these drawings.
First, in the first step shown in FIG. 1A, a lower layer wiring (wiring) 12 is formed on a substrate 11 made of, for example, silicon. Next, an interlayer insulating film 13 made of silicon oxide is formed on the substrate 11 so as to cover the lower layer wiring 12. Thereafter, a connection hole 14 reaching the lower layer wiring 12 is formed in the interlayer insulating film 13 by lithography and etching. As an example, the connection hole 14 has an opening width of 0.35 μm and an aspect ratio of about 2.
[0009]
After the above steps are performed in the same manner as in the prior art, the surface of the interlayer insulating film 13 is sputter-etched, and the interlayer insulating film 13 portion of the opening shoulder B of the connection hole 14 is intensively etched away. Thus, the radius of curvature of the opening shoulder B of the connection hole 14 is increased, and the opening width is gradually reduced in the depth direction at the upper part of the connection hole 14. Further, in this sputter etching, the bottom surface of the connection hole 14 is also cleaned at the same time.
[0010]
An example of the sputter etching conditions will be shown below.
Sputtering gas and flow rate: Ar (argon gas) = 100 sccm
Here, sccm is standard cubic center meter / min.
Etching atmosphere pressure: 0.4 Pa
RF voltage: 1 kV
Substrate heating temperature: 300 ° C
Etching time: 3 min
[0011]
Next, in the second step shown in FIG. 1B, a base metal film 15 is formed on the interlayer insulating film 13 including the inner wall of the connection hole 14 to prevent disconnection failure and improve wettability due to tresmigration. As an example of the base metal film 15, a structure in which Ti 20 nm and TiN 50 nm are sequentially stacked from the lower layer is used.
[0012]
Hereinafter, an example of film formation conditions for the base metal film 15 is shown.

[0013]
Note that the material used for the base metal film 15 is not limited to the above, and a redundant effect on reliability and wettability to the wiring material layer 16 to be formed next, such as TiW (titanium-tungsten) or W (tungsten) Any material having the properties can be applied.
[0014]
Next, the wiring material layer 16 is formed on the base metal film 15 by sputtering. At this time, at least the connection hole is formed so that the wiring material layer 16 forms a bridge shape on the connection hole 15, thereby closing the connection hole 14 with the wiring material layer 16 and forming the void A in the connection hole 14. The value of the film thickness of the wiring material layer 16 is set to be larger than the opening width of 14, for example, about 0.5 μm. Here, as the wiring material layer 16, for example, Al containing 0.5% by weight of Cu (copper) is used. As the wiring material layer 17, in addition to the above, an ordinary wiring material mainly containing Al or Al or a wiring material mainly containing Cu or Cu is used. Moreover, also when using Al containing the said Cu, content of Cu is not limited above.
[0015]
An example of the film forming conditions is shown below.
Sputtering gas and flow rate: Ar = 100 sccm
Deposition atmosphere pressure: 0.4 Pa
DC power: 20 kW
Substrate heating temperature: 400 ° C
In the sputter film formation, the substrate heating temperature is set to a high value of 400 ° C. so that the wiring material layer 16 tends to be in a bridge shape above the connection hole 14.
[0016]
Next, in the third step, as shown in FIG. 1 (3), a part of the fluidized wiring material layer 16 is inactivated while heat treatment is performed in an inert gas atmosphere of high pressure while preventing oxidation. A so-called high-pressure reflow process is performed in which the high-pressure active gas atmosphere is pressed into the connection hole 14. Below, an example of the said high-pressure reflow conditions is shown.
Reflow atmosphere pressure: 10 ⁴ Pa or more (in Ar atmosphere)
Substrate heating temperature: 420 ° C
Heating time: 1 minute [0017]
According to the semiconductor device manufacturing method, the opening width of the opening shoulder B of the connection hole 14 is directed in the depth direction by the sputter etching of the interlayer insulating film 13 in the first step described with reference to FIG. And gradually made it smaller. For this reason, when the base metal film 15 is formed by sputtering in the second step described with reference to FIG. 1B, the shadow wing effect is less likely to occur, and the base metal film 15 on the opening shoulder B of the connection hole 14. There is no particular increase in the film thickness. Therefore, the connection hole 14 when performing high-pressure reflow in the third step described with reference to FIG. 1 (3) is maintained in a shape in which the opening width of the opening shoulder B gradually decreases in the depth direction. The frictional resistance at the opening shoulder B is reduced. Therefore, during high-pressure reflow, the substrate heating temperature can be lowered from the conventional 450 ° C. to 420 ° C., and the lower limit of the pressure in the reflow atmosphere can be lowered from 10 ⁶ Pa to 10 ⁴ Pa.
Further, since only the opening shoulder B of the connection hole 14 is rounded, the upper opening width becomes too wide as in the case where the side wall of the connection hole is formed in a tapered shape, and the wiring material is formed. The layer does not become difficult to become a bridge shape.
[0018]
The substrate heating temperature during the high-pressure reflow is lowered to the recrystallization temperature of the wiring material layer 16 (here, 350 ° C.) by setting the lower limit of the pressure in the reflow atmosphere higher than that in the above embodiment. It is possible. However, preferably, the temperature is set to be higher than the film forming temperature of the wiring material layer 16 (in this embodiment, 400 ° C.).
[0019]
Next, a second embodiment of the semiconductor device of the present invention will be described with reference to FIG.
First, in the first step shown in FIG. 2 (1), the connection hole 14 is formed in the interlayer insulating film 13 in the same manner as described with reference to FIG. 1 (1) in the first embodiment. However, here, the step of sputter etching the interlayer insulating film 13 from the surface is not performed.
Next, after performing etch cleaning of the bottom surface of the connection hole 14, in the second step shown in FIG. 2B, the same material as that of the first embodiment is formed on the interlayer insulating film 13 including the inner wall of the connection hole 14. A base metal film 15 made of is formed. However, the base metal film 15 is formed by a high-temperature sputtering method in which the substrate heating temperature is set in the range of 350 ° C. to 550 ° C. This substrate heating temperature is within the above range, considering the applicability to materials and processes to be used, and preferably the reliability of the lower wiring 12 is ensured, and the silicon constituting the substrate 11 can be prevented from silicidation. Set.
[0020]
Hereinafter, an example of film formation conditions for the base metal film 15 by high-temperature sputtering film formation is shown.

The following steps are performed in the same manner as in the first embodiment.
[0021]
According to the semiconductor device manufacturing method, since the base metal film 15 is formed by the high-temperature sputtering method in the second step described with reference to FIG. The film is formed while the film forming material is migrated. For this reason, compared with the case where the base metal film is formed by a normal sputtering method, the base metal film 15 portion covering the opening shoulder B of the connection hole 14 has a large curvature radius, and the opening of the connection hole 14 The opening width of the shoulder B is gradually reduced in the depth direction. Therefore, as in the first embodiment, in the third step described with reference to FIG. 2 (3), when the wiring material layer 16 is subjected to a high-pressure reflow process, the frictional resistance in the opening shoulder B is reduced. The lower limit of the substrate heating temperature and the pressure in the reflow atmosphere can be lowered.
[0022]
Next, a third embodiment of the semiconductor device of the present invention will be described with reference to FIG.
The difference between the manufacturing method of the semiconductor device described here and the method described in the second embodiment is that when the base metal film 15 is formed in the second step shown in FIG. There is in point to do. The steps other than this step are performed in the same manner as in the second embodiment.
[0023]
Hereinafter, an example of the deposition conditions for the base metal film 15 by bias sputtering deposition will be shown.

[0024]
In the sputter deposition method, the deposition proceeds while re-sputtering the base metal film material adhering to the opening shoulder B of the connection hole 14 by Ar ions incident on the substrate 11 to which a DC voltage is applied. Therefore, the base metal film 15 formed here has a radius of curvature of the portion of the base metal film 15 covering the opening shoulder B of the connection hole 14 as compared with the base metal film formed by a normal sputtering method. And the opening width of the connection hole 14 is gradually reduced in the depth direction. Therefore, as in the first and second embodiments, in the third step described with reference to FIG. 3 (3), the opening shoulder B of the connection hole 14 when the high-pressure reflow treatment of the wiring material layer 16 is performed. In this case, the frictional resistance is reduced, and the lower limit of the substrate heating temperature and the pressure in the reflow atmosphere can be lowered.
[0025]
Each embodiment described above is implemented by combining the first embodiment with at least one of the second embodiment and the third embodiment, or combining the second embodiment and the third embodiment. It is also possible to do. Thus, according to the method implemented by combining the embodiments, the radius of curvature of the opening shoulder of the connection hole is further increased compared to the case where each of the above embodiments is implemented alone, and the high-pressure reflow process is performed. The lower limits of the substrate heating temperature and the reflow atmosphere pressure can be further reduced.
Further, the connection hole 14 may reach the diffusion layer formed on the surface side of the substrate 11. However, in this case, in order to ensure the barrier property between the substrate and the wiring material layer, the diffusion layer is covered with a barrier metal, or a material having a barrier property is used as the base metal film.
[0026]
【The invention's effect】
As described above, according to the method of manufacturing a semiconductor device of the present invention, the shape of the connection hole when the wiring material layer is embedded in the connection hole by high-pressure reflow, the opening width of the opening shoulder portion in the depth direction. By gradually decreasing the distance, the frictional resistance at the opening shoulder is reduced, and the wiring material layer can be embedded by setting the substrate temperature and pressure during the high-pressure reflow to lower values. . Therefore, it is possible to reduce the size of the semiconductor device manufacturing apparatus and to ensure process stability.
[Brief description of the drawings]
FIG. 1 is a manufacturing process diagram for explaining a first embodiment;
FIG. 2 is a cross-sectional view illustrating a second embodiment.
FIG. 3 is a cross-sectional view illustrating a third embodiment.
FIG. 4 is a manufacturing process diagram illustrating a conventional example.
[Explanation of symbols]
13 Interlayer insulation film 14 Connection hole 15 Base metal film 16 Wiring material layer B Open shoulder

Claims

After forming a base metal film on the interlayer insulating film including the inner wall of the connection hole formed in the interlayer insulating film, and then forming a wiring material layer on the base metal film in a state of closing the connection hole In the method for manufacturing a semiconductor device in which a part of the wiring material layer is pushed into the connection hole by high-pressure reflow,
The base metal film is deposited while the deposition material is migrated on the deposition surface by a high-temperature sputtering method, thereby gradually reducing the opening width of the opening shoulder of the connection hole in the depth direction. A method for manufacturing a semiconductor device, wherein the semiconductor device is formed into a shape.