JPH02123439A - 仮想計算機用拡張記憶のアドレス変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

〔産業上の利用分野〕

本発明は、仮想計算機−Ｉ−のオベレ・−テ・イング・
システムが拡張記憶のデ・〜り転送命令で指定したアド
レスを実際１・、−データ転送を行な−）物理アト１ノ
スに高速に変換するための、仮想計算機用拡張記憶のア
ドレス変換装置に関する。 〔従来の技術〕 仮想計算機システム（Ｖ　Ｍ　Ｓ　：　Ｖ、ｉ、ｒｔｕ
ａｌ　ＭａｃｈｉｎｅＳｙｓｔｅｍ）は、１台の実計算
機のもとて複数の論理的な計算機である仮想引算機（’
ＸＪ　Ｍ　：　ＶｉｒｔｕａｌＭａｃｈｉｎｅ）の同時
走行を可能と１“るシステムである。 各ＶＭの論理的な主記憶装置である仮想主記憶装置は、
ＶＭＳＭ体の制御を行う仮想計算機制御プログラム（Ｖ
ＭＣｌ））が形成する仮想空間として与えられている。 このため、ＶＭｉのオペ１ノーテイング・システム（Ｏ
Ｓ）が仮想空間を形成する場合、このＯＳが形成した仮
想空間をアドレスする仮想アドレスは、まずＯＳのアド
レス変換テーブルによりＶＭの実アドレスに変換され、
さらに、このＶＭの実アドレスは、ＶＭＣＰからみると
、仮想アドレスであるので、ＶＭＣＰの作成したアドレ
ス変換テーブルにより実計算機における実アト１ノス（
物理アドレス）に変換される。以１−の２回のｙド１ノ
ス変換によるオーバヘッドを削減するために、特開昭６
０−１．２２４４５号公報（第１の公報）によれば、Ｖ
Ｍの仮想ｌ：、記憶装置として、第７図（Ａ）に示すよ
うにα番地から始まる主記憶装置上の連続した領域を与
えている。 以Ｆ、特開昭６０−１．２２４４５号公報によるアドレ
ス変換回路を、第７図、第８図及び第９図を用いて簡単
に説明する。 第８図において、ＶＭＭ点アドレスレジスタ２１２は、
現在ＣＰ　Ｕ　２００を使用中（７）ＶＭの仮想を記憶
装置の起点物理アドレスを保持するレジスタであり、Ｖ
ＭＣＰが発行するＶＭＭ動命令により値が設定される。 例えば、第７図（Ａ）に示した仮想１：、記憶装置を有
するＶＭが走行中は、ＶＭＭ点７１−レスレジスタ２１
２には、αが設定されている。■へ４−１−のＯＳが指
定した仮想アドレスは、仮想アドレスレジスタ２１１−
に設定されている。ＶＭがＩＩアドレス変換モード、す
なわちアドレス変換モードレジスタ２３０の値がｉｉ　
（、）　ｕのどきは、論理回路２１３によりＶＭの仮想
アドレスがＶＭの実アドレスとしてデータ線１−０００
に出力される。このデータ線１０００に出力された信号
は加算器２［４／＼入力される。ＶＭ起起点アトｌスス
レジスタ２１２は、αが設定されており、これも加算器
２１４に入力される。この加算器２１４の出力が実アド
レスレジスタ２１５に送られ、テ゛−タ線１３００に出
力されたアドレスは、そのまま主記憶装置の参照物理ア
ドレスとして使用される。 次に、ＶＭがアドレス変換モード、すなわ−アドレス変
換モードレジスタ２３０の値が（（ｉ　Ｎのときのアド
レス変換について説明する。この場合、動的アドレス変
換部（Ｄ　Ａ　Ｔ　：　Ｄｙｎａｍｉｃ　Ａｄｄｉｙｅ
ｓｓＴｒａｎｓｌａｔｏｒ）　２２０によりアドレス変
換を受りて物理アト１ノスとなり、データ線１００２に
出力される。このＩ）　Ａ　Ｔ　２２０によるアドレス
変換を第９図を用いて説明する。ます、仮想アドレスレ
ジスタ２１１のセグメント番号・フィールドＳと、セグ
メントテーブルＳＴＩ　１１の先頭のＶＭ実アドレスを
含むＳＴアドレス制御レジスタ２４０の値は、加算回路
２２１により加算されて、５ＴＩＩＩの対応するエント
リのＶＭの実アドレスが得られる。このＶＭの実アドレ
スに、さらにＶＭ起点アドレスレジスタ２１２の値を加
算回路２２１によって加算することにより、ＳＴＩ　１
１の対応するエントリの物理アドレスが得られる。さて
、読み出されたセグメントテーブル（ＳＴ）１１１の対
応するエントリの値は、対応するページテーブル（ＰＴ
）１１２の先頭のＶＭ実アドレスに等しい。 ＳＴの場合と同様に、加算回路２２２において、ＰＴ１
１２の先頭のＶＭ実アドレスに、仮想アドレスレジスタ
２１１のページ番号フィールドＰおよびＶＭ起点アドレ
スレジスタ２１２の値が加算されて、ＰＴ１１２の対応
するエントリの物理アドレスが得られる。加算回路２２
３は、このＰＴ１１２の対応するエントリの値に、仮想
アドレスレジスタ２１１の変位フィールドＤを加算して
、仮想アドレスレジスタ２１１に格納されているＶＭの
仮想アドレスに対応するＶＭの実アドレスを得る。さら
に、このＶＭの実アドレスを得る。 さらに、このＶＭの実アドレスに、ＶＭ起点アドレスレ
ジスタ２１２の値を加算することにより、上記ＶＭの仮
想アドレスに対応する物理アドレスを得て、データ線１
００２に出力する。 〔発明が解決しようとする課題〕 上記従来技術は、ＶＭの仮想主記憶装置のアドレス変換
処理を高速に行う上で非常に有効であった。近年、主記
憶装置よりも安価であり、かつ、大容量である拡張記憶
装置（Ｅ　Ｓ　：　ｌＥｘｐａｎｄｅｄＳｔｏｒａｇｅ
）等の外部記憶装置が、例えば特開昭５８−９２７６号
公報［データ処理システム」（第２の公報）に示されて
いるように開発されている。しかし、上記従来技術を、
この拡張記憶装置を用いたシステムに適用した場合、あ
まり有効には機能しない。 例えば、主記憶装置と拡張記憶装置間のデータ転送をＶ
Ｍ上で高速に行なうために、第７図（Ｂ）に示すように
拡張記憶装置の一部の連続した領域を、変位βだけずら
してＶＭの仮想拡張記憶装置として与える方法が考えら
れる。しかし、この場合に以下の課題がある。 （１）第７図（Ｂ）に示すように仮想拡張記憶装置を番
号づける仮想ＥＳＩＤが０と１の２つの仮想拡張記憶装
置があるとする。また、ＶＭ上のＯＳは仮想拡張記憶装
置に対して仮想空間をサポートしており、この仮想アド
レスを対応する実アドレスに変換するためのアドレス変
換テーブルである第７図（Ａ）に示すリロケーションテ
ーブル（ＲＴ）１１３が仮想主記憶装置１１０上にある
とする。ただし、リロケーションテーブルＲＴ１１３の
構成については、後で詳しく述べる。この場合、拡張記
憶のアドレス変換装置は、主記憶のアドレス変位αによ
りアドレスを修飾して、リロケーションテーブルＲＴ１
１３を参照しＶＭの仮想アドレスをＶＭの実アドレスに
変換する。さらに、アドレス変換装置は、とのＶＭの仮
想拡張記憶装置の実アドレスを物理アドレスに変換する
ために、 （ｉ）　　該アドレスを構成する仮想ＥＳＩＤの実ＥＳ
ＩＤＯへのマツピング、及び （ｉｔ）　　該アドレスを構成し、番号を指示するブロ
ックアドレスに、仮想ＥＳＩＤに対応する仮想拡張記憶
装置の起点物理アドレスであるβあるいはγを加算する という２つの処理を行なう必要がある。 このように、複数の仮想拡張記憶装置がある場合の、ア
ドレス変換の高速化について前記第１の公報は配慮して
いなかった。 （２）第７図（Ｂ）及び第７図（Ｃ）に示すように計算
機に拡張記憶装置を番号づけるＥＳＩＤが０と１の２つ
の拡張記憶装置があり、各拡張記憶装置上に、仮想拡張
記憶装置があるとする。 この場合、拡張記憶のアドレス変換装置は、主記憶のア
ドレス変位αによりアドレスを修飾して、リロケーショ
ンテーブルＲＴ１１３を参照し、ＶＭの仮想アドレスを
ＶＭの実アドレスに変換する。さらにアドレス変換装置
は、このＶＭの仮想等張記憶装置の実アドレスを物理ア
ドレスに変換するために、 （ｌＯ） （１）　該アトＬ／スを構成する仮想■にＳ　Ｉ　Ｉ’
、）の対応する実ＴＦ、　Ｓ　Ｔ　Ｄへのマツピング、
及び（１ｉ）該アトＬ／スを構成し２番号を指示するブ
［１ツクアドレスに、仮想ＥＳＩＤに対応する仮想拡張
記憶装置の起点物理アドレスであるβ、γ、あるいはδ
を加算する という２つの処理を行なう必要がある。 このように、複数の拡張記憶装置上に複数の仮想拡張記
憶装置がある場合の５アドレス変換の高速化について前
記第１の公報では配慮されていなかった。 本発明の目的は、このような従来の第１と第２の課題を
解決し、拡張記憶装置を有する仮想計算機システ１１で
のアドレス変換を、高速に実行することにより、仮想主
記憶装置と仮想拡張記憶装置間の高速データ転送を可能
とする仮想計算機用拡張記憶のアドレス変換装置を提供
することにある。 ［課題を解決するための手段〕 」】記課題を解決するため、本発明の仮想計算機用拡張
記憶のアト１ノス変換装置は、 ＶＭ十のＯＳの仮想拡張記憶装置番号（仮想ＥＳＩＤ）
に対応する拡張記憶装置番号（実ＥＳＴＤ）と、該仮想
拡張記憶装置の対応する拡張記憶装置における起点物理
ブロックアドレスの組を保持するアト１７ス変換情報を
有し２、 上記ＯＳが指定する仮想拡張記憶装置の実アドレスに構
成する仮想拡張記憶装番号髪前記アト１ノス変換情報に
従って実拡張記憶装置番号に変換する手段と、 該アドレスを構成するブロックアドレスに前記アドレス
変換情報により得られた該ＯＳの該仮想拡張記憶装置の
起点物理ブロックアドレスを加算する手段を有する。 また、本発明の仮想計算機用拡張記憶のアドレス変換装
置は、 Ｖ　Ｍ　、−ｉｚのＯＳが指定した仮想拡張記憶装置の
仮想アドレスを主記憶装置における該仮想主記憶装置の
起点物理アドレスを用いて該ＯＳが作成した仮想主記憶
装置上の仮想拡張記憶装置アドレス変換テーブルを参照
することにより仮想拡張記憶袋置の実アドレスに変換す
る手段と、 該仮想拡張記憶装置の実アドレスを構成する仮想拡張記
憶装置番号を前記アドレス変換情報に従って実拡張記憶
装置番号に変換する手段と、該仮想拡張記憶装置の実ア
ドレスを構成するブロックアドレスに前記アドレス変換
情報により得られた該ＯＳの該仮想拡張記憶装置の起点
物理ブロックアドレスを加算する手段を有する。 さらに、上記仮想計算機システムにおいて、前記ＯＳが
前記仮想プロセッサに発行した仮想主記憶装置と仮想拡
張記憶装置間のデータ転送命令に対して、前記プロセッ
サは、該命令で指定された仮想拡張記憶装置のアドレス
を前記アドレス変換装置により対応する拡張記憶装置の
物理アドレスに変換し、該物理アドレスを用いて、−上
記データ転送命令を実行オる手段を有することに特徴が
ある。 さらに、Ｍｉ前記アドレス変換情報を上記憶袋面１−の
テーブルとして、あるいは、前記プロセッサ内の１ノシ
スタと１．で有することにも特徴がある。 （１：（） （作用〕 本発明におけるアドレス変換回路では、ＯＳが指定した
仮想拡張記憶装置の実アドレスを、前記アドレス変換情
報に従い、該アドレスを構成する仮想ＥＳＩＤを実Ｅ　
Ｓ　１：　ｌ）に変換し、さらに、該アドレスを構成す
る仮想ブロックアドレスに該仮想拡張記憶装置の起点物
理ブロックアドレスを加算することにより、対応する拡
張記憶の物理アドレスに変換する。また、本発明にお１
″ｊろアドレス変換回路では、Ｖ　Ｍ　、、ｈ−のＯＳ
が作成した仮想拡張記憶装置のりロケーションテーブル
を参照する際に、仮想主記憶装置の起点物理アドレスに
よりアドレスを修飾しながら行い、その結果得られた仮
想拡張記憶装置の実アドレスを、前記アドレス変換情報
に従い、該アドレスを構成する仮想Ｒ３ＩＤを実Ｅ　Ｓ
　ｉ　Ｉ）に変換し、さらに該アドレスを構成するブロ
ックアドレスに該仮想拡張記憶装置の起点物理アドレス
を加算することにより、ＯＳが指定した仮想拡張記憶装
置の仮想アト１ノスを対応する拡張記憶の物理アドレス
に変換する。 以上述べたアドレス変換回路により、仮想拡張記憶装置
の実アドレス及び仮想アドレスを対応する物理アドレス
に高速に変換することができる。 また、このアドレス変換回路を用いることにより、主記
憶装置と拡張記憶装置間のデータ転送命令を、ＶＭに対
しても高速に実行できる。 〔実施例〕 （１）仮想　算機システムの構成 第６図は、本発明を適用した仮想計算機システムの構成
図である。 第６図において、１００は主記憶装置、２００は中央処
理装置（ＣＰＵ）　、３００は１以上の拡張記憶装置か
ら構成される拡張記憶装置群、４００は記憶制御装置（
ＳＣ）である。主記憶装置１００には、各仮想計算機（
ＶＭｌ　）の仮想主記憶装置１１０−ｉ（１≦ｉ≦ｎ）
があり、各Ｖ　Ｍ　ｔ　　を制御するオペレーティング
システム（ＯＳ）がロードされている。 また、拡張記憶装置群３００には、各Ｖ　Ｍ　ｔの１以
上の仮想拡張記憶装置から構成される仮想拡張記憶袋面
群３１０−ｉ（１≦ｉ≦ｎ）がある。 ＣＰＵ２００は、現在実行中の命令を保持する命令レジ
スタ２５０．命令コードの解析を行う命令デコーダ２５
１、汎用レジスタ２５２．データ転送を行う主記憶アド
レスを保持するＭＳアドレスレジスタ２５３．ＭＳアド
レスレジスタ２５３の値をカウントアツプするためのラ
インレジスタ２５４および加算器２５５．プログラムで
指定された拡張記憶装置の仮想アドレスを対応する実ア
ドレス（物理アドレス）に変換するためのＥＳ用アドレ
ス変換回路２４０．プログラムで指定された主記憶装置
の仮想アドレスを対応する実アドレス（物理アドレス）
に変換するためのＭＳ用アドレス変換回路２１０，５Ｃ
４００がらＣＰＵ２００に送られた指令をデコードして
次の動作を指示するＳＣ指令デコーダ２５６からなる。 ２）データ転送の方法 第７図（Ａ）、（Ｂ）および（Ｃ）に示した仮想主記憶
装置および仮想拡張記憶装置を有するＶＭｌが走行中に
発行した仮想主記憶装置１１０−１と仮想拡張記憶装置
群３１０−１との間のデータ転送命令がどのように実行
されるかを前記第２の公報に従って説明する。データ転
送命令は、命令コードと、データ転送を開始する拡張記
憶装置および主記憶装置のアドレスを保持する汎用レジ
スタの番号を示すＲ１フィールドおよびＲ２フィールド
からなる。命令レジスタ２５０に上記データ転送命令が
格納されると、命令デコーダ２５１は、データ転送の方
向を含む起動信号を信号線１１００に送出する。さらに
命令デコーダ２５１は、Ｒ１およびＲ２がレジスタ番号
を示す汎用レジスタ２５２の値をデータ線１２０１およ
び１３０１に送る。 この後、データ線１２０１に出力された拡張記憶装置ア
ドレスは、ＥＳ用アドレス変換回路２４０により物理ア
ドレスに変換されてデータ線１２００に出力される。こ
の物理アドレスは、複数ある拡張記憶の中から１つの拡
張記憶を特定するＥＳＩＤとこの拡張記憶内でのアドレ
ス変位であるブロックアドレスから構成される。また、
データ線１３０１に出力された主記憶アドレスは、ＭＳ
アドレスレジスタ２５３に格納され、これがデータ線１
３０２に出力された結果、ＭＳ用アドレス変換回路２１
０により変換を受けてデータ線１３００に出力される。 次に、５Ｃ４００の動作を説明する。５Ｃ４００は、信
号線１１００により受は取った起動信号によりＣＰＵ２
００からのデータ転送要求を検知して、データ転送の方
向、データ線１２００より受は取った拡張記憶装置の物
理アドレス、および、データ線１３００より受は取った
主記憶装置の物理アドレスをデータ線１５００により主
記憶装置１００に送る。主記憶装置１００は、受は取っ
た拡張記憶物理アドレスをデータ線１７００により拡張
記憶装置群３００に送る。さらに、５Ｃ４００から受は
取ったデータ転送の方向に従って、５０４００から通知
された主記憶装置物理アドレスと拡張記憶装置群３００
に通知した拡張記憶物理アドレスの領域において、一定
のバイト数、例えば１２８バイトのデータ転送を行う。 拡張記憶装置群３００内には、詳しく述べないが、１ペ
ージ１１１０９６バイ１−）をカウントするカウンタが
あり、データ転送が完−ｒする都度、」２８バイ１−９
Ｊカウントアツプするとともに、拡張記憶装［３０＋１
群のデータ転送アドレスも１２８バイ！−分カウンｌ−
アップする。カウントアツプＬ５た結果が４０９６バイ
トに満だない場合、拡張記憶装置群３００はデータ転送
の継続信＋を、また、４０９６バイトに達した場合には
データ転送の終了信号を信号線１６００により、Ｓ　Ｃ
４００に送る。、これをさらに５Ｃ４００が信号線１４
００によりＣＴ’　ｔＪ　２００に送る。　ＣＰ　ＴＪ
　２００内のＳＣ指令テコーダ２５６は、データ転送の
継続あるいは終了のどららの指示信号であるかを解析す
る。指示信号が継続信号であるならば、信ＪＪＮｆ線１
４０　］−により加算器２５５を有効化する３、ライン
レジスタ２５４には、例えば１２８が格納されている。 その結果、ＭＳアドレス２５：１に格納されている前回
データ転ｉＧ　ｌ−／た主記憶アドレスに１２８を加算
した値がデータ線１　：（０２に出力され、こ肛が再度
ＭＳアドレスレジスタ２５３に格納されるとともに、Ｍ
Ｓ用アトレス変換回路２１０に送られる７、この後、主
記憶装置１００の対応するアドレスと、拡張記憶装置群
３００に保持されているデータ転送アト１ノスが示す領
域において再度１２８バイ１−のデータが、信号線１１
００および１５００より指示さ第１、た方向に転送され
る。一方、指示信号が終ｒ信号ならば、ＳＣ指令デコー
ダ２！□５（−は、データ転送を終了し、次の命令を発
生させる。。 以−にのようにして、ＶＭＩの仮想主記憶装置１１０−
１と仮想拡張記憶装置群３　Ｌ　Ｏ−１どの間のデータ
転送が行われる。本実施例て′は、ＥＳ用アドレス変換
回路２４０およびＭＳ用アドレス変換回路２」０を、デ
ータ転送に適用したことに特徴がある。ただし、ＭＳ用
アドレス変換回路２１０は、第８図に示したものと、何
ら変オ）らない。 （３の　張記　のアドレス変換回−絡 まず、第１０図により、従来の拡張記憶のアドレス変換
回路２４０′を説明し、第」図、第２図及び第５図を用
いて本発明によるアドレス変換回路の第１の実施例を、
また、第３図、第４図及び第５図を用いて本発明による
アドレス変換回路の第２の実施例を説明する。 第１０図において、２４１は命令で指定さ才した拡張記
憶の仮想アドレスを保持する仮想アドレス１ノジスタ５
２５７は２４１に保持されたアドレスがリロケーション
テーブルＲＴ　１１３による変換を必要とするか否かを
指示するアドレス変換指示部、１１３−１，１１３−２
、及び１１．３−３は各々リロケーションテーブル１１
３を構成する第１リロケ・−ジョンテーブル、第２リロ
ケーシヨンテーブル、第１リロケーシヨンテーブルｌ２
　Ｆ５８は第１す

【コケ−ジョンテーブルの先頭物理ア
ドレスを保持するりロケーションテーブルオリジンレジ
スタ（以下ＲＴ　ＯＲレジスタと呼ぶ）である。 第１０図において、仮想アドレスレジスタ２４１１、Ｊ
設定さオしている仮想アドレスが非アト１ノス変換モー
ド、すなわち、アト１ノス変換指示部２５７が０のどき
は、）・−夕線１２１０に、アドレス変換指示部２５７
を除く仮想アト１ノスレジスタ２４１の内容（ＦＥＤ、
Ｃ，Ｂ、Ａ部）が出力される。 そして、アドレス変換指示部２５７が０の場合、データ
線１２１０の値がデータ線１２００に出力され、この値
は、そのまま、拡張記憶装置の参照物理アドレスとして
使用される。前述したように、この物理アトＩノスは、
１以上の拡張記憶からｌ　−）の拡張記憶を識別するＥ
ＳＩＤと、このＥＳＩＤを有する拡張記憶におけろ番地
を示すブロックアドレスから構成されている。 次に仮想アドレスがアドレス変換モード、すなわち、ア
ドレス変換指示部が１の場合のアドレス変換処理につい
て説明する。 このときＲＴＯＲレジスタ２５８の値と仮想アドレスレ
ジスタ２４】のＦ　Ｉ　Ｄフィールドが加算器２９２に
より加算され、第１リロケーシヨンテブル１１３−１の
対応するエン１〜りの主記憶装置での実アト１ノスが得
られる。さて、読み出された第１リロケーシヨンテーブ
ルｌ　ｌ　３−１のエン１−りには、対応するＥ　Ｓ　
Ｉ　１７．）が格納されており、これが信号線１２１１
に出力される。また、このエントリには、第２リロケー
シヨンテーブル１１３−２の先頭物理アドレスが格納さ
れており、これと仮想アドレスレジスタ２４１のＣフィ
ールドが加算器２９３により加算され、第２リロケーシ
ヨンテーブル１１３−２の対応するエントリの主記憶装
置での物理アドレスが得られる。読み出された第２リロ
ケーシヨンテーブル１１３−２のエントリには、第３リ
ロケーシヨンテーブル１１３−３の先頭物理アドレスが
格納されており、これと仮想アドレスレジスタ２４１の
Ｂフィールドが加算器２９４により加算され、第３リロ
ケーシヨンテーブル１１３−３の対応するエントリの主
記憶装置での物理アドレスが得られる。この読み出され
た第３リロケーシヨンテーブル１１３−３のエントリの
値と、仮想アドレスレジスタ２４１の変位フィールドＡ
を加算器２９５により加算して、実ブロックアドレスを
得て、信号線１２１２に出力する。そして、アドレス変
換指示部が１の場合、データ線１２１１に出力されたＥ
ＳＩＤとデータ線１２１２に出力された実ブロックアド
レスがデータ線１２００に出力され、この値が、拡張記
憶装置の参照物理アドレスとして使用される。 次に、本発明によるＥＳ用アドレス変換回路２４０の第
１の実施例を第１図、第２図及び第５図を用いて説明す
る。第５図において、２４２は非アドレス変換モードの
ときに、仮想アドレスレジスタ２４１の値を対応する物
理アドレスに変換するための非アドレス変換モード用ア
ドレス変換回路、２４５はアドレス変換モードのときに
仮想アドレスレジスタ２４１の値を対応する物理アドレ
スに変換するためのＤＡＴである。第５図において、ア
ドレス変換指示部２５７が０（非アドレス変換モード）
の場合には、後述する非アドレス変換モード用アドレス
変換回路２４２による変換結果がデータ線１２０２に出
方され、これが有効化されて信号線１２００に出力され
る。また、アドレス変換指示部２５７が１（アドレス変
換モード）の場合には、後述するＤＡＴ２４５による変
換結果がデータ線１２０３に出力され、これが有効化さ
れて信号線１２００に出力される。 次に、第１図および第２図を用いて本発明によるアドレ
ス変換回路の第１の実施例を詳細に説明する。 まず、第２図により非アドレス変換モード、即ち、仮想
アドレスレジスタ２４１のアドレス変換指示部２５７が
０の場合の非アドレス変換モード用アドレス変換回路２
４２によるアドレス変換について説明する。第２図にお
いて、１２０は拡張記憶のアドレス変換情報を保持する
ＥＳアドレス変換テーブル、２８０はＥＳアドレス変換
テーブル１２０の先頭物理アドレスを保持するための変
換表アドレスレジスタ、２７０は変換表アドレスレジス
タ２８０の値と、仮想アドレスレジスタ２４１の仮想Ｅ
ＳＩＤフィールドとを加算する加算器、２７１はＥＳア
ドレス変換テーブル１２０の選択されたエントリの仮想
ＥＳ起点アドレスフィールドと仮想アドレスレジスタ２
４１の仮想ブロックアドレスフィールドを加算するため
の加算器である。 ＥＳアドレス変換テーブル１２０は、第２図に示すよう
に実ＥＳＩＤと仮想ＥＳ起点アドレスの組からなるエン
トリの複数組から構成される。第７図（Ｂ）及び（Ｃ）
に示したように、仮想拡張記憶装置群３１０−１−ｊ　
（ｊ＝ｏ、１．２）と実拡張記憶装置群３００−ｋ　（
ｋ＝ｏ、１）が対応している場合、第２図に示すとと＜
ＥＳアドレス変換テーブル１２０は構成される。すなわ
ち、第２図のＥＳアドレス本検子−ブルは、仮想ＥＳＩ
Ｄ＝０の仮想拡張記憶装置には実ＥＳＩＤ＝０の拡張記
憶装置が対応しており、ブロックアドレスβ番地から始
まる領域が与えられていることを示している。同様に、
仮想ＥＳＩＤ＝１の仮想拡張記憶装置には実ＥＳＩＤ＝
Ｏの拡張記憶が対応しており、ブロックアドレスγ番地
から始まる領域が与えられており、仮想ＥＳＩＤ＝２の
仮想拡張記憶装置には実ＥＳＩＤ＝１の拡張記憶装置が
対応しており、ブロックアドレスδ番地から始まる領域
がＩｊ、λｒ】れていることを示している。 Ｖ　Ｍ　ＣＰは、ＶＭをテイスバツチしで起動をかけど
）命令Ｌ１おいて、該当ＶＭ川のＥ　Ｓ　アドレス変換
デープル１２０の物理アドレスを変換表７１（レス１ノ
ジスタ２８０に設定する。 従って、加算器２７０の出力は、仮想アドレスレジスタ
２４１の仮想ＥＳＩＤフィールドに対応する。 ＥＳアドレス変換表１２０のエン１〜リアドレスであり
、非アドレス変換モード用アドレス変換回路２４２では
、該当エンＩ−りの実ＥＳ　ＴＤフィールドをデータ線
１２２０に出力する。また、該当エントリの仮想ＥＳＢ
点アドレスフィールドに、仮想アドレスレジスタ２４１
の仮想ブロックアト１ノスフイールドを加算器２７１−
により加算した結果をデータ＠　、Ｌ　２２１に出力す
る。−ヒ記データ線１２２０及びデータ線］２２１−に
出力される値は、仮想アドレス１ノジスタ２４１−に保
持されたアドレス１、こ対応する実Ｅ　Ｓ　Ｔ　Ｉ）及
び物理ブロックアドレスであり、これがデータ線１２０
２に物理アドレスとして出力される。 次に、第１図によりアドレス変換子−ト、即ち、仮想ア
ドレスレジスタ２４＋−のアドレス変換指示部２５７が
１−の場合のＤ　ＡＴ２４５によるアトＩノス変換につ
いて説明する。第１図においで、２８５はＶＭの第１リ
ロケーシヨンテーブルｉ　ｔ　３−ｉのＶＭ実アドレス
を保持する仮想ＲＴ　ＯＲレジスタである。また、２７
２ば仮想ＭＳ起点ア１くレス２１−２の値αと仮想ＲＴ
ＯＲレジスタ２５８の値と仮想アドレスレジスタ２５７
の仮想ＦＩＤフィールドの値とを加算する加算器、２７
：３は仮想ＭＳ起点アドレス２１２の値αと選択された
第１リロケーシヨンテーブル１１３−１のアドレス部と
仮想アドレスレジスタ２５７の０フイールドの値とを加
算する加算器、２７４は仮想ＭＳ起点アドレス２１２の
値αと選択された第２リロケーシヨンテーブルｔ　１３
−２のアドレス部と仮想アドレスレジスタ２５７の１３
フイールドの値とを加算する加算器、２７５は選択され
たＥＳアドレス変換テーブル１−２０の仮想Ｅ　Ｓ起点
アドレスフィールドの値と選択された第３リロケーシヨ
ンテーブル１　］、、　３−２のアドレス部と仮想アド
レスレジスタ２４１のＡフィールドの値とを加算する加
算器、２７６は変換表アドレスレジスタ２８０の値と選
択された第１リロケーシヨンテーブル１１３〜］−のＥ
　Ｓ　Ｉ　Ｄフィールドの値とを加算する加算器である
。。 まず加算器２７２の出力は、仮想アドレスレジスタ２４
１のＦＩＤフィールドに対応するＶＭの第１リロケーシ
ョンテーブル１．１３−１のエントノの物理アドレスで
あり、対応する該エントリ内の仮想ＥＳＬＤがデータ線
１２３１に、また、ＶＭの第２リロケーションテーブル
１．１３−２の先頭ＶＭ実アドレスがデータ線１２３２
に出力される。、この結果、まず加算器２７６の出力は
仮想アドレスレジスタ２４１−の値に対応するＥＳアド
レス変換テーブル１２０のエントリアドレスとなり、該
エントリの実Ｅ　Ｓ　Ｉ　Ｄフィールドの値がデータ線
１２３３に、仮想拡張記憶装置の起点物理ブロックアト
１ノスがデータ線１２３４に出力される。加算器２７３
の出力は仮想アドレスレジスタ２４１−のＣフィールド
に対応するＶＭの第２リロケーションテーブルｉｉ、３
−２のエントリの物理アドレスであり、ＶＭの第３リロ
ケーシＡンテーブル１１、：３−３の先頭ＶＭ実アドレ
スがデータ線１２３５に出力される。この結果、加算器
２７４の出力は仮想アドレスレジスタ２４】−のＢフィ
ールドに対応するＶＭの第３リロケーシヨンテーブル１
　ｆｆ　３−３のエントリの物理アドレスであり、該エ
ントリのアドレスフィールドの値がデータ線１２３６に
出力される。この結果、データ線１ｚ３６の出力と仮想
アドレスレジスタ２４１−内のＡフィールドの値が加算
器２７５に加算されてＶＭのブロックアドレスとなり、
さらにデータ線１２３４に出力された仮想拡張記憶装置
の起点物理ブロックアドレスを加算器２７５により加算
することにより仮想アドレスレジスタ２４１に対応する
物理ブロックアドレスが得られてデータ線１２３７に出
力される。この結果、データ線１２３３に出力された実
ＥＳ１ｒ’）とデータ線１２３７に出力された物理ブロ
ックアドレスとが、物理アドレスとしてデータ線１２０
３に出力される。 （５）本発明による　　　　のアドレス　　　　の策Ｉ
列失巖餌 次に、第３図、第４図を用いて本発明によるアドレス変
換回路の第２の実施例を説明する。第１の実施例との相
違点は、第１の実施例では、ＥＳアドレス変換テーブル
１２０を主記憶装置１００上に設けたのに対して、第２
の実施例では、ＥＳアドレス変換テーブル１２０′をＣ
Ｐ　ｔＪ　２００内のレジスタとして設けた点にある。 このため、ＥＳアドレス変換アドレステーブル１２０′
を参照する場合、第１の実施例における変換表アドレス
レジスタ２８０は、第２の実施例においては不要である
。以上の点を除いて、第３図は、第１図に対応し、第４
図は第２図に対応している。従って、第５図における非
アドレス変換モード用アドレス変換回路２４２を第４図
の２４２′に変更し、また、ＤＡＴ２４５を第３図の２
４５′に変更した回路がＥＳ用アドレス変換回路２４０
の全体槽成である。 まず、第４図により非アドレス変換モード、即ち仮想ア
ドレスレジスタ２４１のアドレス変換指示部２５７がＯ
の場合の非アドレス変換モード用アドレス変換回路２４
２′によるアドレス変換について説明する。仮想アドレ
スレジスタ２４１の仮想ＥＳＩＤフィールドの値により
対応するＥＳアドレス変換表１２０′のエントリが直接
求まり、非アドレス変換モード用アドレス変換回路２４
２′では、該当エントリの実ＥＳＩＤフィールドをデー
タ線１２２０’　に出力する。また、該当エントリの仮
想ＥＳ起点アドレスフィールドに、仮想アドレスレジス
タ２４１の仮想ブロックアドレスフィールドを加算器２
７１′により加算した結果を、データ線１２２１’に出
力する。上記データ線１２２０’及びデータ線１２２１
’　に出力される値は、仮想アドレスレジスタ２４１に
保持されたアドレスに対応する実ＥＳＩＤ及び物理ブロ
ックアドレスであり、これがデータ線１２ｏ２に物理ア
ドレスとして出力される。 最後に、第３図によりアドレス変換モード、即ち、仮想
アドレスレジスタ２４１のアドレス変換指示部２５７が
１の場合のＤＡＴ２４５’によるアドレス変換について
説明する。 まず、加算器２７２′の出力は、仮想アドレス１ノジス
タ２４１のＦＩＤフィールドに対応するＶＭの第１リロ
ケーシヨンテーブル１１３−１のエンＩ・りの物理アド
レスであり、対応する該エントリ内の仮想ＥＳＩＤがデ
ータ線１２３１’　に、また、ＶＭの第２リロケーシヨ
ンテーブル１１３−２の先頭ＶＭ実アドレスがデータ線
１２３２’に出力される。この結果、データ線１２３／
１　’の出力値は仮想アドレスレジスタ２４１の値に対
応するＥＳアドレス変換テーブル１２０′のエントリを
指示し、該エントリの実ＥＳＩＤフィールドの値がデー
タ線１２３３’に、仮想拡張記憶装置の起点物理ブロッ
クアドレスがデータ線１２３４　’　に出力される。加
算器２７３′の出力は仮想アドレスレジスタ２４１のＣ
フィールドに対応するＶＭの第２リロケーシヨンテーブ
ル１１３−２のエントリの物理アドレスであり、ＶＭの
第３リロケーシヨンテーブル１１３−３の先頭ＶＭ実ア
ドレスがデータ線１２３５’　に出力される。この結果
、加算器２７４′の出力は仮想アドレスレジスタ２４１
のＢフィールドに対応するＶＭの第３リロケーシヨンテ
ーブル１１３−３のエントリの物理アドレスであり、該
アドレスフィールドの値が１２３６’に出力される。こ
の結果、データ線１２３６’の出力と、仮想アドレスレ
ジスタ２４１内のＡフィールドの値と、データ線１２３
４’　に出力された仮想拡張記憶装置の起点物理アドレ
スが加算器２７５′により加算され、仮想アドレスレジ
スタ２４１に対応する物理ブロックアドレスが得られて
データ線１２３７’に出力される。この結果、データ線
１２３３’　に出力された実ＥＳＩＤとデータ線１２３
７’に出力された物理ブロックアドレスとが、物理アド
レスとしてデータ線１２０３に出力される。 このように、本実施例においては、１以上の拡張記憶装
置に１以上の仮想拡張記憶装置を実現する仮想Ｊ１算機
システムにおいて、ＶＭの仮想拡張記憶装置のアドレス
変換処理を有効に高速化できる利点がある、 〔発明の効果〕 以上説明しまたように、本発明によれば、１以−ヒの拡
張記憶装置を有する仮想計算機システ１１において、■
以−にの拡張記憶装置の連続した領域を仮想拡張記憶装
置としてＶＭに与えろことにより、高速にＶＭの仮想拡
張記憶装置の実アドレス及び仮想アドレスを対応する拡
張記憶装置の物理アドレスに変換できる。さらに、アト
１ノス変換処理を高速にできるので、仮想を記憶装置と
仮想拡張記憶装置間のデータ転送を効率良く行うことが
できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるアドレス変換モ
ード時のアドレス変換装置の回路図、第２図は本発明の
第１の実施例における非アドレス変換モート時のアドレ
ス変換装置の回路図、第３図番、を本発明の第２の実施
例におけるアドレス変換（：３５） モード時のア［：１ノス変換装置の回路図、第４図は本
発明の第２の実施例における非アドレス変換モード時の
アドレス変換装置の回路図５第５図目本発明の第１−及
び第２の実施例におけるアドレス変換の全体構成の回路
図、第６図シ５１本発明のアドレス変換装置を適用した
仮想計算機シスア・ムの構成図、第７図は従来技術によ
るＶＭの仮想Ｊミ記憶領域及び仮想拡張記憶領域の説明
図、第８図および第９図は従来の主記憶用アト１７ス変
換回路の構成図、第１０図は本発明の実施例と対応する
従来の拡張記憶用アドレス変換装置の構成図である。 １００・・主記憶装置、１２０・・・ＥＳ変換表、２０
０・・・Ｃ））　ＩＪ、３００・・・拡張記憶装置群、
２４０・・ＥＳ用アドレス変換回路。

Claims (1)

1. 【特許請求の範囲】 １、プロセッサと、実主記憶装置と、１の実拡張記憶装
   置とを有する計算機上で複数のオペレーティング・シス
   テム（ＯＳ）の同時走行させることにより仮想主記憶装
   置と仮想拡張記憶装置とをそれぞれ有するそれぞれのＯ
   Ｓに対応した複数の仮想プロセッサを実現する仮想計算
   機システムにおいて、 各ＯＳに割りあてられた仮想拡張記憶装置の番号に対応
   する実拡張記憶装置の番号と、該仮想拡張記憶装置に対
   応する実拡張記憶装置における起点物理ブロックアドレ
   スとを含むアドレス変換情報に基づいて、 上記ＯＳが指定する実仮想拡張記憶装置の実アドレスを
   構成する仮想拡張記憶装置番号を実拡張記憶装置番号に
   変換する手段と、 該実アドレスを構成するブロックアドレスに前記アドレ
   ス変換情報に含まれる起点物理ブロックアドレスを加算
   する手段を有する仮想計算機用拡張記憶のアドレス変換
   装置。 ２、特許請求の範囲第１項の仮想計算機システムにおい
   て、 上記ＯＳが指定した仮想拡張記憶装置の仮想アドレスを
   主記憶装置における該仮想主記憶装置の起点物理アドレ
   スを用いて該ＯＳが作成した仮想主記憶装置上の仮想拡
   張記憶装置アドレス変換テーブルを参照することにより
   仮想拡張記憶装置の実アドレスに変換する手段と、 該仮想拡張記憶装置の実アドレスを構成する仮想拡張記
   憶装置番号を前記アドレス変換情報に従つて実拡張記憶
   装置番号に変換する手段と、該仮想拡張記憶装置の実ア
   ドレスを構成するブロックアドレスに前記アドレス変換
   情報により得られた該ＯＳの該仮想拡張記憶装置の起点
   物理ブロックアドレスを加算する手段を有する仮想計算
   機用拡張記憶のアドレス変換装置。 ３、特許請求の範囲第２項の仮想計算機システムにおい
   て、 前記ＯＳが前記仮想プロセッサに発行した仮想主記憶装
   置と仮想拡張記憶装置間のデータ転送命令に対して、前
   記プロセッサは、該命令で指定された仮想拡張記憶装置
   のアドレスを前記アドレス変換装置により対応する拡張
   記憶装置の物理アドレスに変換し、該物理アドレスを用
   いて上記データ転送命令を実行する手段を有することを
   特徴とする仮想計算機用拡張記憶のアドレス変換装置。 ４、特許請求の範囲第２項の仮想計算機システムにおい
   て、前記アドレス変換情報を主記憶装置上のテーブルと
   して有することを特徴とする仮想計算機用拡張記憶のア
   ドレス変換装置。 ５、特許請求の範囲第２項の仮想計算機システムにおい
   て、前記アドレス変換情報を前記プロセッサ内のレジス
   タとして有することを特徴とする仮想計算機用拡張記憶
   のアドレス変換装置。