JPH02122670A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02122670A JPH02122670A JP63277826A JP27782688A JPH02122670A JP H02122670 A JPH02122670 A JP H02122670A JP 63277826 A JP63277826 A JP 63277826A JP 27782688 A JP27782688 A JP 27782688A JP H02122670 A JPH02122670 A JP H02122670A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- contact
- film
- potential
- contacts
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000002955 isolation Methods 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 11
- 238000005530 etching Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の構造に関し特に基板電位やウェル
電位を安定にとる為のコンタクト構造に関する。
電位を安定にとる為のコンタクト構造に関する。
従来この種のコンタクトは半導体素子上に形成された絶
縁膜に一括でコンタクト孔を開孔し導電膜を付着させて
パターンニングを行うことによって形成されるため基板
電位やウェル電位をとるコンタクトとその他のソース・
ドレインコンタクトとで、コンタクト構造に差がなかっ
た。
縁膜に一括でコンタクト孔を開孔し導電膜を付着させて
パターンニングを行うことによって形成されるため基板
電位やウェル電位をとるコンタクトとその他のソース・
ドレインコンタクトとで、コンタクト構造に差がなかっ
た。
しかし上述した半導体装置におけるフンタクト構造では
、ラッチアップに弱い素子の配置であったりアナログ回
路を有する回路であったりノイズマージンが小さい回路
であったりした場合基板電位やウェル電位が十分にとれ
ず期待する回路特性や耐圧が得られないことがあるとい
った欠点があった。
、ラッチアップに弱い素子の配置であったりアナログ回
路を有する回路であったりノイズマージンが小さい回路
であったりした場合基板電位やウェル電位が十分にとれ
ず期待する回路特性や耐圧が得られないことがあるとい
った欠点があった。
本発明の半導体装置は、基板電位やウェル電位をとるコ
ンタクトの深さが他のコンタクトに比べて深いという構
造を有している。
ンタクトの深さが他のコンタクトに比べて深いという構
造を有している。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図であり基板電位を
取った例である。図において１１はＰ型半導体基板、１
２は素子分離絶縁膜、１３はＮ＋ソース・ドレイン領域
、２３はＰ＋基板コンタクト領域、１４はゲート電極、
１５は第１の層間絶縁膜、１６は第１の導電膜、１７は
第２の層間絶縁膜、１８は第２の導電膜、１９は保護用
の絶縁膜、２０は拡散コンタクト、２１は基板コンタク
ト、２２は層間のコンタクトである本発明は二層以上の
導電膜を持った多層配線構造を有する半導体装置に適用
しうるものであり、実施例は、ＭＯ８構造を有している
。
取った例である。図において１１はＰ型半導体基板、１
２は素子分離絶縁膜、１３はＮ＋ソース・ドレイン領域
、２３はＰ＋基板コンタクト領域、１４はゲート電極、
１５は第１の層間絶縁膜、１６は第１の導電膜、１７は
第２の層間絶縁膜、１８は第２の導電膜、１９は保護用
の絶縁膜、２０は拡散コンタクト、２１は基板コンタク
ト、２２は層間のコンタクトである本発明は二層以上の
導電膜を持った多層配線構造を有する半導体装置に適用
しうるものであり、実施例は、ＭＯ８構造を有している
。
まず従来技術を用いてＭＯＳ）ランジスタの素子分離絶
縁膜１２を形成した後ゲート電極１４とソース・ドレイ
ン領域１３及び基板コンタクト領域２３を形成し第１の
層間絶縁膜であるＣＶＤ酸化膜１５をたとえば１μｍ半
導体基板１１上に堆積する。同様に従来技術を用いてフ
ンタクト孔２０．２１を開孔し、第１の導電膜１６であ
るＡｐを７０００人堆積させる。続いてＡ６膜をバター
ニングしエツチングを行なうが基板コンタクト２２上に
はＡｐ膜が残らないようにバターニングすることにより
基板コンタクト２３はＡｐ膜のエツチングでエツチング
され、他のコンタクトに比べて半導体基板内に深く形成
される。
縁膜１２を形成した後ゲート電極１４とソース・ドレイ
ン領域１３及び基板コンタクト領域２３を形成し第１の
層間絶縁膜であるＣＶＤ酸化膜１５をたとえば１μｍ半
導体基板１１上に堆積する。同様に従来技術を用いてフ
ンタクト孔２０．２１を開孔し、第１の導電膜１６であ
るＡｐを７０００人堆積させる。続いてＡ６膜をバター
ニングしエツチングを行なうが基板コンタクト２２上に
はＡｐ膜が残らないようにバターニングすることにより
基板コンタクト２３はＡｐ膜のエツチングでエツチング
され、他のコンタクトに比べて半導体基板内に深く形成
される。
このようすを第２図（ａ）に示す。
次に第２の層間絶縁膜１７である、プラズマ窒化膜を７
０００人堆積しりソグラフィ技術を用いて層間コンタク
ト２２のパターンニング行なうがこのとき同様に基板コ
ンタ、クトの部分にも開孔されるようにパターンコンタ
する。
０００人堆積しりソグラフィ技術を用いて層間コンタク
ト２２のパターンニング行なうがこのとき同様に基板コ
ンタ、クトの部分にも開孔されるようにパターンコンタ
する。
さらにプラズマ窒化膜のエツチングをフッ素系のガスを
用いて行なうと層間コンタクト２２は完全に開孔される
と下にＡｕ膜がある為エツチングはそれ以上進行しない
が基板コンタクト２２０部分においてはプラズマ窒化膜
が完全にエツチングされるとフッ素系のガスが基板コン
タクト孔２２内のシリコンと反応してさらにエツチング
が進行し基板コンタクト２２は半導体基板内にさらに深
く形成される。
用いて行なうと層間コンタクト２２は完全に開孔される
と下にＡｕ膜がある為エツチングはそれ以上進行しない
が基板コンタクト２２０部分においてはプラズマ窒化膜
が完全にエツチングされるとフッ素系のガスが基板コン
タクト孔２２内のシリコンと反応してさらにエツチング
が進行し基板コンタクト２２は半導体基板内にさらに深
く形成される。
このようすを第２図（ｂ）に示す。
以後従来技術を用いて第２の導電膜１８であるＡｐ膜を
１μｍ堆積し層間コンタクト２２と基板コンタクト２１
を覆うようにパターンコンタしエツチングを行ない、保
護用の絶縁膜１９であるＰＳＧを１μｍ堆積して本発明
は完了する。
１μｍ堆積し層間コンタクト２２と基板コンタクト２１
を覆うようにパターンコンタしエツチングを行ない、保
護用の絶縁膜１９であるＰＳＧを１μｍ堆積して本発明
は完了する。
以上説明したように本発明は基板電位やウェル電位を取
るコンタクトの深さを他のコンタクトに比べて深く形成
することによりラッチアップ耐量の向上や基板及びウェ
ル電位の安定性の向上を計ることができる効果がある。
るコンタクトの深さを他のコンタクトに比べて深く形成
することによりラッチアップ耐量の向上や基板及びウェ
ル電位の安定性の向上を計ることができる効果がある。
第１図は本発明の一実施例を表す縦断面図でありＭＯ８
構造を有する半導体装置の基板コンタクトを形成した場
合を示す。 第２図（ａ）〜（ｂ）は同実施例の製造途中工程を表し
た縦断面図である。 １１・・・・・・Ｐ型半導体基板、１２・・・・・・素
子分離絶縁膜、１３・・・・・・Ｎ＋のソース・ドレイ
ン領域、１４・・・・・・ゲート電極、１５・・・・・
・第１の層間絶縁膜、１６・・・・・・第１の導電膜、
１７・・・・・・第２の層間絶縁膜、１８・・・・・・
第２の導電膜、１９・・・・・・保護用の絶縁膜、２０
・・・・・・拡散コンタクト、２１・・・・・・基板コ
ンタクト、２２・・・・・・層間コンタクト、２３・・
・・・・Ｐ＋基板コンタクト領域。
構造を有する半導体装置の基板コンタクトを形成した場
合を示す。 第２図（ａ）〜（ｂ）は同実施例の製造途中工程を表し
た縦断面図である。 １１・・・・・・Ｐ型半導体基板、１２・・・・・・素
子分離絶縁膜、１３・・・・・・Ｎ＋のソース・ドレイ
ン領域、１４・・・・・・ゲート電極、１５・・・・・
・第１の層間絶縁膜、１６・・・・・・第１の導電膜、
１７・・・・・・第２の層間絶縁膜、１８・・・・・・
第２の導電膜、１９・・・・・・保護用の絶縁膜、２０
・・・・・・拡散コンタクト、２１・・・・・・基板コ
ンタクト、２２・・・・・・層間コンタクト、２３・・
・・・・Ｐ＋基板コンタクト領域。
Claims (1)
- 半導体基板上に形成される半導体装置において、基板
電位やウェル電位を取るコンタクトが他のコンタクトに
比べて半導体基板内に深く形成されていることを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277826A JPH02122670A (ja) | 1988-11-01 | 1988-11-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63277826A JPH02122670A (ja) | 1988-11-01 | 1988-11-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02122670A true JPH02122670A (ja) | 1990-05-10 |
Family
ID=17588803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63277826A Pending JPH02122670A (ja) | 1988-11-01 | 1988-11-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02122670A (ja) |
-
1988
- 1988-11-01 JP JP63277826A patent/JPH02122670A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6318673A (ja) | 半導体装置の製法 | |
| US4085499A (en) | Method of making a MOS-type semiconductor device | |
| JPH02271567A (ja) | 半導体装置 | |
| JPH02122670A (ja) | 半導体装置 | |
| JPH0312960A (ja) | 半導体装置及びその製造方法 | |
| JP3013628B2 (ja) | 半導体装置 | |
| JP2672596B2 (ja) | 半導体装置の製造方法 | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPS643065B2 (ja) | ||
| JP2695812B2 (ja) | 半導体装置 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JP2838932B2 (ja) | 電界効果型半導体装置 | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JPH03259564A (ja) | 半導体装置の製造方法 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH07176691A (ja) | 半導体装置の製造方法 | |
| JPS6159539B2 (ja) | ||
| JPH06291077A (ja) | 半導体装置及びその製造方法 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JP2993039B2 (ja) | 能動層積層素子 | |
| JPH03112151A (ja) | 能動層積層素子 | |
| JPS59194451A (ja) | 半導体装置の製造方法 | |
| JPS63192249A (ja) | 半導体集積回路装置 | |
| JPH04279054A (ja) | 入力保護回路の製造方法 | |
| JPS5931860B2 (ja) | 半導体装置 |