JPH02120888A

JPH02120888A - 画像表示装置

Info

Publication number: JPH02120888A
Application number: JP63275880A
Authority: JP
Inventors: Koichiro Sakamoto; 孝一郎坂本
Original assignee: Tokyo Electric Co Ltd
Current assignee: Toshiba TEC Corp
Priority date: 1988-10-31
Filing date: 1988-10-31
Publication date: 1990-05-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、薄膜集積回路により駆動回路が形成された各
種の画像表示装置に関するものである。

従来の技術現在、各種の画像表示装置が開発されているが、このよ
うな画像表示装置には、例えば、エレクトロクロミック
表示装置のように、画素の発色が遅いために実用化が遅
れているものがある。

そこで、このような画像表示装置の第一の従来例を、第
１０図及び第１１図に基づいて説明する。

まず、この画像表示装置であるエレクトロクロミック表
示装置１は、略長方形状のＥＣ画素（エレクトロクロミ
ック表示画素）２を、デジタルナンバーを表示するよう
に日の字状に配設したセグメント型のデイスプレィであ
る。また、これらのＥＣ画素２は、透明基盤３の下に、
平板状の透明電極４、ＷＯ，などからなるＥＣＣ５０Ｌ
ｉなどを含む電解質層６、対向電極７等を積層すること
により構成されている。また、前記部材５〜７の周囲に
は、各ＥＣ画素２を互いに絶縁する絶ａ層８が設けられ
ている。一方、互いに通電方向が逆の電源９ａ、９ｂと
、これらを切換えるスイッチ１０とが、前記透明電極４
と対向電極７とに接続されている。

このような構成において、スイッチ１０の操作により、
例えば、透明電極４が一１対向電極７が十となる電圧を
印加することにより、ＥＣＣ５０電解質層６とが下記の
化学反応を起こす。

Ｗ　Ｏ２＋　Ｌ　ｉ”　＋　ｅ−→ＬｉＷＯ。

ここで、ＷＯ３は無色の物質であるが、生成物であるＬ
　ｉ　Ｗ　Ｏ３は青色を示す。また、この反応終了後に
通電を絶っても、ＬｉＷＯ，は化学的に略安定しており
、短時間では消失しない、さらに、上述の化学反応は可
逆反応なので、前述と逆方向に電圧を印加することによ
り、ＬｉＷＯ，は再度ＷＯ１とＬｉとに分解され、発色
が消去される。つまり。

各ＥＣ画素２を電気的に制御することにより、所望のデ
ジタルナンバーを表示することが可能である。

つぎに、画像表示装置の第二の従来例を、第１２図ない
し第１４図に基づいて説明する。この画像表示装置であ
るエレクトロクロミック表示装置１１は、多数の正方形
のＥＣ画素２ａを、マトリクス状に並べて設けたもので
ある。そこで、これらのＥＣ画素２ａを制御する開動回
路１２の、電気的な構成を第１４図に基づいて説明する
。各ＥＣ画素２ａにはＴＦＴ（薄膜トランジスタ）１３
のドレイン電極１３ａが接続されている。また、前記各
ＴＦＴ１３のソース電極１３ｂは各行毎に結線されて、
第一パルス電源（図示せず）に接続されている。同様に
、ゲート電極１３ｃは各列毎に結線されて、第二パルス
電源（図示せず）に接続されている。

このような構成において、各ＴＦＴ１３は、第一、第二
パルス電源が発するパルス電流に対応して、例えば、１
列毎に順次制御される。そして、ソース電極１３ｂとゲ
ート電極１３ｃとに印加されたパルス電流が同期するこ
とにより、所定のＴＦＴ１３が、電圧をＥＣ画素２ａに
印加し、発色動作が行なわれる。すなわち、ＥＣ画素２
ａを１ドツトとするドツトマトリクス表示で、所望の画
像が得られることになる。

ここで、第一の従来例のようなエレクトロクロミック表
示装置１は、前述のデジタルナンバーのような特定の画
像を表示するのには良好であるが、任意に所望の画像を
表示することはできない、また、第二の従来例のエレク
トロクロミンク表示袋！！１１では、ＥＣ画素２ａを１
ドツトとして所望の画像を得ることを可能としたが、こ
の場合はＥＣ画素２ａの数が膨大となり、前述したよう
に。

ＥＣ画素２ａの応答速度が問題となる。すなわち、各Ｅ
Ｃ画素２ａは電圧が印加されてから発色が完了するまで
に多分に時間を要し、電流量を増しても、約０．５秒程
必要である。ここで、画像表示の走査は１列毎に行なわ
れるので１例えば、マトリクス画面が１２０列で構成さ
れていたとすると、画面の表示に要する時間は、０．５Ｘ１２０＝６０　（ｓｅｅ）すなわち、１分かかることになり、実際的でなし蕩　。

そこで、このような短所を克服したものとして、特開昭
５８−５７９４号公報に開示されている画像表示装置が
存する。

そこで、この画像表示装置を第三の従来例として、第１
５図及び第１６図に基づいて説明する。

この画像表示装置であるエレクトロクロミック表示装置
１４は、第二の従来例と同様に、ＥＣ画素１５をマトリ
クス状に配設している。ここで、これらのＥＣ画素１５
は、枠状に形成された封止部材１６を、２枚の透明な支
持板１７ａ、１７ｂで挾持し、これら支持板１７ａ、１
７ｂの間隙に、対向電極１８、表示媒質１９．給電電極
２０、表示体２１等を積層することによって構成されて
いる。

また、その駆動回路２２の電気的な構成を第１７図に基
づいて説明する。まず、各ＥＣ画素１５の一端には、第
−ＴＦＴ２３のドレイン電極２３ａが接続され、他端に
は共通対向電極２４ａが接続されている。また、この第
−ＴＦＴ２３のゲート電極２３ｂは、第二ＴＦＴ２５の
ドレイン電極２５ａとコンデンサ２６の一端とに接続さ
れている。

さらに、このコンデンサ２６の他端は、前記第−ＴＦＴ
２３のソース電極２３ｃとともに、アースされた共通給
電電極２４ｂに接続されている。

方、前記第二ＴＦＴ２５のゲート電極２５ｂは行電極２
４ｃに接続され、ソース電極２５ｃは列電極２４ｄに接
続されている。

このような構成において、行電極２４ｃと列電極２４ｄ
とに、表示する画像に対応したパルス電流が印加される
。このパルス電流による走査は、コンデンサ２６に対し
て行なわれ、比較的短時間で終了する。この時、この蓄
電したコンデンサ２６と導通している第−ＴＦＴ２３だ
けが、そのソース電極２３ｃとドレイン電極２３ａとが
導通した状態となる。そこで、共通対向電極２４ａと共
通給電電極２４ｂとの間に電圧を印加することにより、
所定のＥＣ画素１５に同時に電圧が印加されることにな
る。従って、各ＥＣ画素１５が略同時に発色動作を開始
し、速やかに画像表示が完了する。

発明が解決しようとする課題上述のように、多数のＥＣ画素２ａをマトリクス状に配
列したドツトマトリクス方式のエレクトロクロミック表
示装置１１でも、例えば、コンデンサ２６と２個のＴＰ
Ｔ２３．２５とで駆動回路２２を構成することにより、
短時間で画像表示を完了するエレクトロクロミック表示
装置１４にすることは可能である。しかし、これは、走
査された各コンデンサ２６の充電電圧の有無によって第
−ＴＦＴ２３の導通状態を設定し、共通給電電極２４ｂ
から所定のＥＣ画素１５への電路を確保している。従っ
て、コンデンサ２６は、ＥＣ画素１５の発色が完了する
まで、その充電電圧を維持し続ける必要がある。だが、
コンデンサ２６は、自身のリーク電流や第二ＴＦＴ２５
のオフ電流等のため、長時間高電圧を維持することは困
難である。

このため、ＥＣ画素１５の発色が途中で停止する可能性
などが存し、エレクトロクロミック表示装置１４の信頼
性を阻害している。

そこで、このような課題を解決するため、コンデンサ２
６を大型に製作して、その静電容量に余裕を持たせると
いう方法が考えられる。しかし。

各ＥＣ画素１５に対応している駆動回路２２の回路パタ
ーンの領域は限定されているため、コンデンサ２６の大
型化は極めて困難であり、かつ、このようなエレクトロ
クロミック表示装置１４は、製造が困難で歩留が悪化す
るなどして、機器が高価なものとなり実際的でない。

課題を解決するための手段複数の表示画素の各々にスイッチングトランジスタを介
して給電回路を接続し、画像信号の出力回路と前記各ス
イッチングトランジスタとの間に二個の薄膜トランジス
タと二個の薄膜抵抗とから形成されたフリッププロップ
回路を接続し、薄膜トランジスタを形成したアモルファ
スシリコン層とげ一シリコン層と同一の積層シリコン膜
により薄膜抵抗を形成する。

作用複数の表示画素の各々にスイッチングトランジスタを介
して給電回路を接続し１画像信号の出力回路と前記各ス
イッチングトランジスタとの間に二個の薄膜トランジス
タと二個の薄膜抵抗とから形成されたフリップフロップ
回路を接続したことにより１画像信号の走査はフリップ
フロップ回路に対して行なわれ、このフリップフロップ
回路がスイッチングトランジスタの導通状態を設定して
、給電回路から所定の表示画素への電路を確保し、全表
示画素が同時に発色動作を開始するので、各画素の応答
性が低くとも、短時間で画像表示を完了でき、かつ、フ
リップフロップ回路がスイッチングトランジスタの導通
状態を維持するので、コンデンサの充電電圧による維持
等とは異なって、表示画素の発色動作が確実で安定して
おり、しかも、薄膜トランジスタを形成したアモルファ
スシリコン層とげ一シリコン層と同一の積層シリコン膜
により薄膜抵抗を形成したことにより、この薄膜抵抗の
シリコン膜は薄膜トランジスタのシリコン層と同時に形
成されるので、フリップフロップ回路の形成が容易であ
る。

実施例本発明の一実施例を第１図ないし第９図に基づいて説明
する。なお、前述の従来例と同一の部分は同一の名称及
び符号を用い、説明も省略する。

ここでは、画像表示装置であるエレクトロクロミック表
示装置２７として、別個に製作した表示基ｇ１２８と駆
動回路基盤２９とを接合するものを例に説明する。まず
、第７図に例示するように、前記表示基盤２８の表面２
８ａには、ＥＣ画素２ｂが、例えば、４行×７列のマト
リクス状に設けられている。また、ＥＣ画素２ｂの対向
電極７に導通された入力部である第一バッド３０が１例
えば、銀ペーストをスクリーン印刷することにより、前
記表示基盤２８の裏面にやや突出して設けられている。

ここで、このＥＣ画素２ｂは、前述の第二の従来例のＥ
Ｃ画素２ａと同様な構成になっている。

一方、前記駆動回路基盤２９の表面２９ａには、出力部
である第二パッド３１が、前記第一バッド３０と当接す
る位置にやや突出して設けられている。また、前記駆動
回路基盤２９の内部には、駆動回路３２が、前記各第二
パッド３１の下に各々設けられている。一方、前記駆動
回路基盤２９の外周２９ｂには、後述する駆動回路３２
の各種電極と導通している電極束３３が設けられている
。

また、これら電極束３３は、前記駆動回路３２に画像情
報を伝達する信号出力回路（図示せず）に接続される。

そこで、前記駆動回路３２の構造を第１図ないし第３図
に基づいて説明する。まず、各ＥＣ画素２ｂ毎に、二つ
のＴＰＴと薄膜抵抗とから構成されたＦＦ回路（フリッ
プフロップ回路）３４が設けられている。そこで、この
ＦＦ回路３４の一対の入力電極３４ａ、３４ｂの一方は
直接に、他方は薄膜抵抗とコンデンサとから構成された
遅延回路３５を介し、各々給を電極３６．３７に導通さ
れている。また、このＦＦ回路３４の出力電極３４ｃは
アース電極３８に導通されている。さらに。

このＦＦ回路３４のトリガ電極３４ｄはＴＦＴ３９のソ
ース電極３９ｂに導通されており、このＴＦＴ３９のゲ
ート電極３９ａとドレイン電極３９ｃとは１行電極４０
と列電極４１とに導通されている。また、前記ＦＦ回路
３４のスイッチング電極３４ｅは薄膜トランジスタで形
成されたスイッチングトランジスタ４２のゲート電極４
２ａに導通されている。さらに、このスイッチングトラ
ンジスタ４２のソース電極４２ｂには、正負に逆転した
電圧を印加してＥＣ画素２ｂの発色、消色を行なう給電
回路（図示せず）が接続される表示電極４３が導通され
ており、ドレイン電極４２ｃには前記第二パッド３１が
導通されている。これにより、各ＥＣ画素２ｂは給電回
路と通電可能になっている。また、前記ＦＦ回路３４は
、例えば。

二つのＴＦＴ４４ａ、４４ｂ、薄膜抵抗４５ａ。

４５ｂなどから構成されている。

そこで、上述のような表示基盤２８と駆動回路基盤２９
とを、例えば、第８図に例示するように、前記第一バッ
ド３０と前記第二パッド３１とが当接する状態で、それ
ぞれに導電性ペースト（図示せず）を塗布して重ね、或
は、第９図に例示するように、平板状の熱硬化性樹脂に
無数の導線４６を配置したコネクタ板４７をはさんで重
ね、加熱加圧して一体化することなどにより、このエレ
クトロクロミック表示装置２７は製作される。

このような構成において、本実施例のエレクトロクロミ
ック表示装置２７の画像表示について説明する。まず、
給Ｗ１電極３６，３７から印加され、遅延回路３５によ
りタイミングがずれた電圧により、ＦＦ回路３４からゲ
ート電極４２ａに流れる電圧は生じず１通常、スイッチ
ングトランジスタ４２はＯＦＦ状態となっている。そこ
で、例えば、信号出力回路から発せられた画像信号は、
各々。

行及び列電極４０．４１から入力される。この時、これ
ら画像信号による主走査、副走査の同期によりＴＦＴ３
９が動作して、所定のＦＦ回路３４がＯＮ状態になる。

すると、このＦＦ回路３４内で、給電電極３７からアー
ス電極３８に印加されていた電圧が、スイッチングトラ
ンジスタ４２のゲート電極４２ａに印加されることにな
る。これにより、各スイッチングトランジスタ４２は、
表示する画像に対応して、それぞれＯＮ、ＯＦＦ状態に
設定される。そこで、表示電極４３に接続された給電回
路から、所望により、正負の電圧を印加することにより
、全ＥＣ画素２ｂが同時に発色及び消色動作を行ない、
速やかに画像表示、画像消去が行なわれる。

ここで、前記駆動回路基盤２９の実際的な構造及び製造
方法を、第４図ないし第６図に基づいて説明する。ここ
では、第４図（ｅ）は第１図に例示した駆動回路３２の
Ａ−Ａ断面図で前記ＴＦＴ４４ｂと薄膜抵抗４５ｂとの
部分に相当し、第４図（ａ）〜（ｅ）に製作工程を示す
ものとする。まず、透明基板３ａの上に、スパッタリン
グ法で厚さが約０．１μｍのクロム膜を形成し、これを
フォトエツチング法でパターン化して、ＴＦＴ４４ｂの
ゲート電極４８と配線４９とが形成される。つぎに。

プラズマＣＶＤ法により、厚さ約０．３μ■のＳｉＯ工
膜からなる絶縁層５０と、厚さ約０．３μｍのａ−８ｉ
（アモルファスシリコン）膜５１と、ここではドナーと
してＰ（リン）をドープした厚さ約０．４μｓのｄ−８
ｉ（ｎ”型シリコン）膜５２とを形成する。そして、こ
れらＳｉ膜５１．５２をフォトエツチング法でパターン
化することにより、ＴＦＴ４４ｂの半導体層５３と、積
層シリコン膜である薄膜抵抗４５ｂの抵抗体層５４とを
形成し。

絶縁層５ｏに配線４９に至るスルホール５５を形成する
。つぎに、スパッタリング法で１７さ約１μｌのＡＱ（
アルミ）膜５６を形成し、これをフォトエツチング法で
パターン化して、ＴＰＴ４４ｂと薄膜抵抗４５ｂとを導
通する配線等を形成する。

最後に、ＴＦＴ４４　ｂの半導体層５３上のに残留して
いるｎ−３ｉ膜５２をフォトエツチング法で除去して、
このＴＦＴ４４ｂのソース電極５７とドレイン電極５８
とを形成する。なお、このｎ−３ｉ膜５２は、ここでは
、前記ソース電極５７とドレイン電極５８とを形成する
と共に、ＴＦＴ４４ｂと配線とのオーミックコンタクト
を確保する役目も有している。

上述のように、この駆動回路３２では、ＴＦＴ４４ａ、
４４ｂと薄膜抵抗４５ａ、４４ｂとを同一のＳｉ膜５１
．５２から形成した。そこで、これらの電気的特性を第
５図及び第６図に基づいて説明する。ここで、各駆動回
路３２のパターン領域は、一画素２ｂより大きくするこ
とはできない。

そこで、エレクトロクロミック表示装置２７の画素２ｂ
の大きさとして２ｘ２（ｍｍ）を想定し、これから換算
してＴＦＴ４４を２００Ｘ２０（μｍ）に作成した場合
の特性図を第５図に示す、なお、ここでは、ドレイン電
圧としてＶｉ、＝　１０を印加し、横軸をゲート電圧Ｖ
。、縦軸をドレイン電流工。としている、このグラフの
傾きから、このＴＰＴ４４のオン抵抗はゲート電圧がＶ
。＝１０の時であることが分かる。そして、この時のド
レイン電流はＩＤ＝２Ｘ１０−＠Ａとなっており、この
オン抵抗Ｒ１は。

Ｒ，＝　’　＝　５Ｘ１０“（Ω）　＝５．０　ＭΩＬ
。

であることが分かる。同様に、オフ抵抗Ｒ２は、ゲート
電圧がＶ、＝ＯＶの時のドレイン電流が。

１、＝５　Ｘ　１０−”Ａなので。

Ｒ２＝　’！　＝　２ｘ　１０”（Ω）　＝２．０Ｘ１
０’　ＭΩＤである。

二二で、ＴＰＴ４４に接続する薄膜抵抗４５としては、
その抵抗値が上記オン抵抗Ｒ１より大きくオフ抵抗Ｒ２
より小さいことが必要である。つまり、上述のような特
性のＴＦＴ４４に接続する薄膜抵抗４５は、抵抗値が２
０〜１００ＭΩ程度になるように形成することが望まし
い。

そこで、ａ−３ｉｒ４５１とＰをドープしたイー５ｉＩ
Ｉ９５２との積層シリコン膜から形成した薄膜抵抗４５
の特性及び寸法算出を第６図に基づいて説明する。ここ
で、第６図は、プラズマ（、ＶＤ法による膜形成時にＰ
Ｈ３（ホスフィル）、　ＳＪ、Ｈ４（シラン）のガスで
特性を制御し、正方形に形成したげ−Ｓｉ膜５２の特性
図であり、縦軸をｄ〜Ｓｉ膜５２膜室２伝導度、横軸を
Ｐ　Ｈ３／　Ｓ　Ｉ　Ｈ４の濃度（％）としたものであ
る、このグラフの傾きから、ｎ−８ｉ膜５２の電気伝導
度は、ＰＨ，／５ｉＨ４＝１％以」二で略一定となるこ
とが分かる。そして、この時のｎ”−５ｉ膜５２の電気
伝導度は、ｃｙ＝２Ｘｌｏ−３Ω−１（！Ｉ＋−’となっており、
このｎ−８ｉ膜５２の抵抗値Ｒ５１は、膜厚ｔ＝０．１
μｍ、アスペクト比Ｑ　／　ｗ　＝　１なので、Ｒ８，＝上・蛮＝　１ σｔ　ｗ　　２ｘ０．１ｘｌＯ−’＝５０ＭΩとなり、
この値は、前述した薄膜抵抗４５の適正抵抗値２０〜１
００ＭΩに適合していることが分かる。

なお、薄膜抵抗４５は、ｎ−８ｉ膜５２とａ−８ｉ膜５
１との積層シリコン膜から形成されているが。

後述するように、ａ−８ｉ膜５１はｎ−８ｉ膜５２に比
して極めて抵抗値が大きい物質である。従って。

この薄膜抵抗４５の抵抗値はげ一８ｉ膜５２の抵抗値と
略同値とみなすことができる。

ここで、上述のような薄膜抵抗４５を、金属膜やａ−３
ｉ膜で形成することも考えられる。例えば。

薄膜抵抗４５をＮｉＣｒにッケルクロム）で形成する場
合、抵抗値をＲ＝２０ＭΩとするためには。

ＮｉＣｒの比抵抗はρ＝２００μΩＧなので、膜厚をｔ
＝ｏ、０２μＩとすると、アスペクト比Ｑ　／　ｗは、となる。つまり、パターン幅をＷ＝５μ醜としても、パ
ターン長Ｑが、１２＝＝５Ｘ５Ｘ１０’＝＝１０”（ｕｎ）＝２５００
ａｍと極度に長大なものとなり、実際的でない。

さらに１ｇ膜抵抗４５をａ−８ｉ膜で形成すると。

これはＴＦＴ４４の半導体層５３と同時に形成すること
が望ましいので、膜厚はｔ＝０．３μｍとなる。そして
、抵抗値をＲ＝１００ＭΩとするためには、比抵抗がρ
＝　Ｉ　Ｘ　１０’Ωｌなので、アスペクト比Ｑ　／　
ｗは、主＝尺工＝３Ｘ１０−’ Ｗ　　　　ρ となる。つまり、パターン長を立＝５μｍとしても、パ
ターン幅がｗ＝　１６　Ｑｃｍとなり、やはり実際的で
ないことが分かる。

なお、本実施例の画像表示装置では、これをエレクトロ
クロミック表示装置としたが、本発明はこれに限定され
るものではなく、発色の応答性が低いなどして、駆動回
路側での画体走査が望まれる各種の画像表示装置に寄与
することが期待できる。

発明の効果本発明は、上述のように、複数の表示画素の各々にスイ
ッチングトランジスタを介して給電回路を接続し、画像
信号の出力回路と前記各スイッチングトランジスタとの
間に二個の薄膜トランジスタと二個の薄膜抵抗とから形
成されたフリップフロップ回路を接続したことにより１
画像信号の走査はフリップフロップ回路に対して行なわ
れ、このフリップフロップ回路がスイッチングトランジ
スタの導通状態を設定して、給電回路から所定の表示画
素への電路を確保し、全表示画素が同時に発色動作を開
始するので、各画素の応答性が低くとも、短時間で画像
表示を完了でき、かつ、フリップフロップ回路がスイッ
チングトランジスタの導通状態を維持するので、コンデ
ンサの充電電圧による維持等とは異なって、表示画素の
発色動作が確実で安定しており、しかも、薄膜トランジ
スタを形成したアモルファスシリコン層とイーシリコン
層と同一の積層シリコン膜により薄膜抵抗を形成したこ
とにより、この薄膜抵抗のシリコン膜は薄膜トランジス
タのシリコン層と同時に形成されるので、フリップフロ
ップ回路の形成が容易で、駆動回路の製造コストの低減
も可能であり、高性能で安価な画像表示装置が得られる
等の効果を有するものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示す平面図、第２図は駆動
回路の構成説明図、第３図は回路図、第４図＜ａ＞〜（
ｅ）は第１図をＡ−Ａ線で切断した駆動回路の製作工程
の説明図、第５図は薄膜トランジスタの特性説明図、第
６図は薄膜抵抗の特性説明図、第７図は画像表示装置の
分解斜視図、第８図（ａ）は側面図、第８図（ｂ）は縦
断側面図、第９図（ａ）はコネクタ板を使用した画像表
示装置の縦断側面図、第９図（ｂ）はコネクタ板の斜視
図、第９図（ｃ）はコネクタ板の拡大斜視図、第１０図
は第一の従来例の斜視図、第１１図は縦断側面図、第１
２図は第二の従来例の平面図、第１３図は縦断側面図、
第１４図は回路図、第１５図は第三の従来例の縦断側面
図、第１６図は回路図である。２ｂ・・・表示画素、３４・・・フリッププロップ回路
。４２・・・スイッチングトランジスタ、４４ａ、４４ｂ
・・・薄膜トランジスタ、４５ａ、４５ｂ・・・薄膜抵
抗、５３・・・アモルファスシリコン層、５４・・・積
層シリコン膜。５７゜５８・・・ゴーシリコン層出願人東京電気株式会社一馬図Ｊ１４図７図一篤図１Ｄ（Ａ）］図ＰＨＶ３ｉ）１４５）　　　　、ＩＬＬ　　　　’Ｚｌ　　ｒａ＝ｚｑす
＞、１５」９ハシＪ　”Ｊ’７ｂ

Claims

【特許請求の範囲】

複数の表示画素の各々にスイッチングトランジスタを介
して給電回路を接続し、画像信号の出力回路と前記各ス
イッチングトランジスタとの間に二個の薄膜トランジス
タと二個の薄膜抵抗とから形成されたフリップフロップ
回路を接続し、前記薄膜トランジスタを形成したアモル
ファスシリコン層とｎ＾＋−シリコン層と同一の積層シ
リコン膜により前記薄膜抵抗を形成したことを特徴とす
る画像表示装置。