JPH02119115A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02119115A JPH02119115A JP63272237A JP27223788A JPH02119115A JP H02119115 A JPH02119115 A JP H02119115A JP 63272237 A JP63272237 A JP 63272237A JP 27223788 A JP27223788 A JP 27223788A JP H02119115 A JPH02119115 A JP H02119115A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- light
- alignment pattern
- pattern
- light intensity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 9
- 239000002131 composite material Substances 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 8
- 238000004528 spin coating Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に目合せ用パ
ターンの位置の検出方法に関する。
ターンの位置の検出方法に関する。
半導体装置の製造工程では、ホトリソグラフィのための
目合せが多く用いられるが、この目合せは半導体基板上
に形成された目合せ用パターンをレーザ光により検出す
る方法が主に用いられている。この場合、レーザ光の反
射光による光強度信号のみ、あるいは散乱光による光強
度信号のみを用いて目合せ用パターンの位置が検出され
ていた。
目合せが多く用いられるが、この目合せは半導体基板上
に形成された目合せ用パターンをレーザ光により検出す
る方法が主に用いられている。この場合、レーザ光の反
射光による光強度信号のみ、あるいは散乱光による光強
度信号のみを用いて目合せ用パターンの位置が検出され
ていた。
上述した従来の半導体装置の製造工程における目合せ用
パターンの位置の検出方法では、反射光による光強度信
号のみ、あるいは散乱光による光強度信号のみを用いて
目合せ用のパターンの位置検出を行なっているので、目
合せ用パターン上にフォトレジスト膜が回転塗布法によ
り、目合せ用パターンに対し非対称に形成される場合に
次の様な問題が生じていた。
パターンの位置の検出方法では、反射光による光強度信
号のみ、あるいは散乱光による光強度信号のみを用いて
目合せ用のパターンの位置検出を行なっているので、目
合せ用パターン上にフォトレジスト膜が回転塗布法によ
り、目合せ用パターンに対し非対称に形成される場合に
次の様な問題が生じていた。
第１に、反射光による光強度信号は、フォトレジスト膜
表面の信号と目合せ用パターン表面の信号とを含む形と
なり、正確な目合せ用パターンの位置を判別する事がむ
ずかしい。第２に、散乱光による光強度信号では、フォ
トレジスト膜表面の信号が強く現われ、フォトレジスト
膜の下にある目合せ用パターン表面の信号がほとんど現
われない。この為、目合せ用パターンの位置検出精度が
著るしく悪化してしまうという欠点がある。
表面の信号と目合せ用パターン表面の信号とを含む形と
なり、正確な目合せ用パターンの位置を判別する事がむ
ずかしい。第２に、散乱光による光強度信号では、フォ
トレジスト膜表面の信号が強く現われ、フォトレジスト
膜の下にある目合せ用パターン表面の信号がほとんど現
われない。この為、目合せ用パターンの位置検出精度が
著るしく悪化してしまうという欠点がある。
本発明の半導体装置の製造方法は、半導体基板上にレー
ザ光を照射して目合せ用パターンの位置を検出する半導
体装置の製造方法において、前記半導体基板からの反射
光による信号と散乱光による信号との合成信号により目
合せ用パターンの位置を検出するものである。
ザ光を照射して目合せ用パターンの位置を検出する半導
体装置の製造方法において、前記半導体基板からの反射
光による信号と散乱光による信号との合成信号により目
合せ用パターンの位置を検出するものである。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は、本発明の第１の実施例を説明
するための半導体チップの断面図及び光強度を示す図で
ある。
するための半導体チップの断面図及び光強度を示す図で
ある。
すなわち第１図（ａ）は、半導体基板１に目合せ用パタ
ーン２を形成したのち、その目合せ用パターン２上にフ
ォトレジスト膜１を形成した時の断面図であり、フォト
レジスト膜２は回転塗布法により形成された為、目合せ
用パターン２に対し非対称となっている。
ーン２を形成したのち、その目合せ用パターン２上にフ
ォトレジスト膜１を形成した時の断面図であり、フォト
レジスト膜２は回転塗布法により形成された為、目合せ
用パターン２に対し非対称となっている。
第１図（ｂ）は、この半導体基板３にレーザ光を照射し
た場合の反射光による光強度信号Ａを示す図であり、フ
ォトレジスト膜１の影響で目合せ用パターン２の正確な
位置の判別はむずかしい 第１図（Ｃ）は、散乱光による光強度信号Ｂを示す図で
あり、フォトレジスト膜１の表面からの信号が強く現わ
れており、目合せ用パターン２の表面からの信号はほと
んど現われていない。
た場合の反射光による光強度信号Ａを示す図であり、フ
ォトレジスト膜１の影響で目合せ用パターン２の正確な
位置の判別はむずかしい 第１図（Ｃ）は、散乱光による光強度信号Ｂを示す図で
あり、フォトレジスト膜１の表面からの信号が強く現わ
れており、目合せ用パターン２の表面からの信号はほと
んど現われていない。
第１図（ｄ）は半導体基板３からの反射光による光強度
信号Ａと散乱光による光強度信号Ｂを加えた合成信号Ｃ
を示す図であり、この合成信号Ｃはフォトレジスト膜１
の影響の極めて少ない目合せ用パターン２表面の信号を
現わしている。従って、この合成信号Ｃを用いることに
より、精度良く目合せ用パターンの位置を検出すること
ができる。
信号Ａと散乱光による光強度信号Ｂを加えた合成信号Ｃ
を示す図であり、この合成信号Ｃはフォトレジスト膜１
の影響の極めて少ない目合せ用パターン２表面の信号を
現わしている。従って、この合成信号Ｃを用いることに
より、精度良く目合せ用パターンの位置を検出すること
ができる。
第２図（ａ）〜（ｄ）は、本発明の第２の実施例を説明
するための半導体チップの断面図及び光強度を示す図で
ある。
するための半導体チップの断面図及び光強度を示す図で
ある。
すなわち、第２図（ａ）′は、半導体基板３上に目合せ
用パターンを形成したのち、その上に眉間膜５．平坦化
膜４およびフォトレジスト膜ＩＡを形成した時の断面図
であり、平坦化膜４によりフォトレジスト膜ＩＡ表面の
凹凸はないが、平坦化膜４は回転塗布法により形成され
ているため目合せ用パターン２Ａに対して非対称になっ
ている。
用パターンを形成したのち、その上に眉間膜５．平坦化
膜４およびフォトレジスト膜ＩＡを形成した時の断面図
であり、平坦化膜４によりフォトレジスト膜ＩＡ表面の
凹凸はないが、平坦化膜４は回転塗布法により形成され
ているため目合せ用パターン２Ａに対して非対称になっ
ている。
第２図（ｂ）は、この半導体基板３にレーザ光を照射し
た場合の反射光による光強度信号りを示す図であり、平
坦化膜４の影響により、目合せ用パターン２Ａの正確な
位置の判別がむずかしくなっている。
た場合の反射光による光強度信号りを示す図であり、平
坦化膜４の影響により、目合せ用パターン２Ａの正確な
位置の判別がむずかしくなっている。
第２図（ｃ）は散乱光による光強度信号Ｅを示す図であ
り、平坦化膜４の表面からの信号が強くあられれており
、目合せ用パターン２Ａの表面からの信号はほとんどあ
られれていない。
り、平坦化膜４の表面からの信号が強くあられれており
、目合せ用パターン２Ａの表面からの信号はほとんどあ
られれていない。
第２図（ｄ）は半導体基板３からの反射光による光強度
信号りと散乱光による光強度信号Ｅを加えた合成信号Ｆ
を示す図であり、この合成信号Ｆは、平坦化膜４の影響
の極めて少ない目合せ用パターン２Ａ表面の信号をあら
れしている。従ってこの合成信号Ｆを用いることにより
、精度良く目合せ用パターンの位置を検出することがで
きる。
信号りと散乱光による光強度信号Ｅを加えた合成信号Ｆ
を示す図であり、この合成信号Ｆは、平坦化膜４の影響
の極めて少ない目合せ用パターン２Ａ表面の信号をあら
れしている。従ってこの合成信号Ｆを用いることにより
、精度良く目合せ用パターンの位置を検出することがで
きる。
以上説明したように本発明は、半導体基板からの反射光
による信号と散乱光による信号との合成信号により目合
せ用パターンの位置を検出する事により、目合せ用パタ
ーン上のフォトレジスト膜や平坦化膜等の影響を受ける
ことなく、精度良く目合せ用パターンの位置を検出でき
るという効果がある。
による信号と散乱光による信号との合成信号により目合
せ用パターンの位置を検出する事により、目合せ用パタ
ーン上のフォトレジスト膜や平坦化膜等の影響を受ける
ことなく、精度良く目合せ用パターンの位置を検出でき
るという効果がある。
第１図（ａ）〜（ｄ）及び第２図（ａ）〜（ｄ）は本発
明の第１及び第２の実施例を説明するための半導体チッ
プの断面図と光強度とを示す図である。 Ａ・・・フォトレジスト膜、 ２゜ ２Ａ・・・目金 せ用パターン、 ５・・・層間膜。 ３・・・半導体基板、 ４・・・平坦化膜、
明の第１及び第２の実施例を説明するための半導体チッ
プの断面図と光強度とを示す図である。 Ａ・・・フォトレジスト膜、 ２゜ ２Ａ・・・目金 せ用パターン、 ５・・・層間膜。 ３・・・半導体基板、 ４・・・平坦化膜、
Claims (1)
- 半導体基板上にレーザ光を照射して目合せ用パターンの
位置を検出する半導体装置の製造方法において、前記半
導体基板からの反射光による信号と散乱光による信号と
の合成信号により目合せ用パターンの位置を検出するこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272237A JPH02119115A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63272237A JPH02119115A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02119115A true JPH02119115A (ja) | 1990-05-07 |
Family
ID=17511036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63272237A Pending JPH02119115A (ja) | 1988-10-27 | 1988-10-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02119115A (ja) |
-
1988
- 1988-10-27 JP JP63272237A patent/JPH02119115A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI293141B (en) | Dimension monitoring method and system | |
| KR950015703A (ko) | 측정 마크 패턴을 사용하는 반도체 장치의 제조방법 | |
| JPH02119115A (ja) | 半導体装置の製造方法 | |
| JPH04115517A (ja) | 位置合せマーク形成方法 | |
| JPH08316132A (ja) | パターンの位置測定方法およびそれを用いた光学装置 | |
| JPS63103951A (ja) | ゴミ検査装置 | |
| JPH03283528A (ja) | 半導体集積回路装置 | |
| JPS63124412A (ja) | 半導体装置 | |
| JPS61174724A (ja) | エツチング終点検出装置 | |
| JPS6232612A (ja) | アライメントマ−ク | |
| JPH03270122A (ja) | ウェーハアライメント方法 | |
| JPS62113424A (ja) | 半導体装置製造用基板 | |
| JPS6187333A (ja) | 半導体装置の製造方法 | |
| JPH0864493A (ja) | アライメント方法 | |
| JPS6225415A (ja) | アライメントマ−クとその製造法 | |
| JPS61121339A (ja) | エツチング終点検出方法 | |
| JPH0571166B2 (ja) | ||
| JPH01273316A (ja) | アライメント方法 | |
| KR19990004579A (ko) | 노광장치에서의 위치 검출방법 | |
| JPH0338819A (ja) | 半導体装置内の位置検出方法 | |
| JPH011232A (ja) | パタ−ン重ね合わせ精度測定方法 | |
| JPH053243A (ja) | 半導体装置 | |
| JPS62296435A (ja) | アライメントマ−クの形状 | |
| JPH01121703A (ja) | アラインメント方法 | |
| JPS6146021A (ja) | アライメント用マ−ク |