JPH02118848A - 計算機装置 - Google Patents

計算機装置

Info

Publication number
JPH02118848A
JPH02118848A JP27206588A JP27206588A JPH02118848A JP H02118848 A JPH02118848 A JP H02118848A JP 27206588 A JP27206588 A JP 27206588A JP 27206588 A JP27206588 A JP 27206588A JP H02118848 A JPH02118848 A JP H02118848A
Authority
JP
Japan
Prior art keywords
virtual time
time
virtual
storage device
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27206588A
Other languages
English (en)
Inventor
Noboru Shimizu
昇 清水
Takeshi Niimi
新実 剛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Solution Innovators Ltd
Original Assignee
NEC Corp
NEC Solution Innovators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Solution Innovators Ltd filed Critical NEC Corp
Priority to JP27206588A priority Critical patent/JPH02118848A/ja
Publication of JPH02118848A publication Critical patent/JPH02118848A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機装置の仮想時刻処理装置に利用する。
特に、シミュレーションテストに利用する仮想時刻を算
出する装置にに関するものである。
〔概要〕
本発明は計算機装置において、 仮想時間記憶装置に仮想時間を設定しまた仮想時刻記憶
装置に仮想時刻の初期値を設定し設定された仮想時間に
基づいてこの初期値を実時間に比べて短い時間内に更新
することにより、実時間に関係したシミュレーションテ
ストを短時間で、かつ正しく行えるようにしたものであ
る。
〔従来の技術〕
従来、計算機装置は、世界的に統一された時間(以下、
実時間という。)を使用し、すなわち、仮想時間1時間
は実時間1時間(60分)であり、仮想時間1分は実時
間1分(60秒)であった。
〔発明が解決しようとする問題点〕
しかし、このような従来例の計算機装置では、仮想時間
と実時間とは同一であるので、実時間に関係した機能(
たとえば1時間以上無通信の回線は自動的に切断すると
か、CPUタイムが10分以上経過するプログラムは強
制終了させるなど)のシミュレーションテストを行う場
合に、多大な時間と工数を必要とした。上記の例では実
際に1時間以上無通信状態にするとか、10分以上プロ
グラムを動作させる等の必要がある。
また、かりにシミュレーションテストの時間を削減する
ために、“1時間”とか“10分″とかタイムリミント
を変更した場合に、その変更してテストした結果が正し
いか否かを十分検討する必要があり、このために工数が
かかる欠点があった。
本発明は上記の欠点を解決するもので、実時間ニ閲係し
たシミュレーションテストを短時間に行うことができ、
かつ正しく行えるようにしたものである。
〔問題点を解決するための手段〕
本発明は、計算機装置において、仮想時刻処理装置は、
シミュレーションテストに利用される仮想時間が格納さ
れる仮想時間記憶装置と、この仮想時間記憶装置にこの
仮想時間を設定する仮想時間入力装置と、上記シミュレ
ーションテストにおける現在の仮想時刻が格納される仮
想時刻記憶装置と、この仮想時刻記憶装置に上記シミュ
レーションテストにおける仮想時刻の初期設定値を設定
する仮想時刻入力装置と、上記仮想時間1時間の内容お
よびこの仮想時刻記憶装置の内容に基づいて上記シミュ
レーションテストにおける現在の仮想時刻を算出しこの
仮想時刻記憶装置の内容を実時間より極めて短い時間で
更新する仮想時刻計算装置とを含むことを特徴とする。
〔作用〕
仮想時間入力装置はシミュレーションテストに利用され
る仮想時間を仮想時間記憶装置に設定する。仮想時刻入
力装置はシミュレーションテストにおける仮想時刻の初
期値を仮想時刻記憶装置に設定する。仮想時刻計算装置
は仮想時間記憶装置および仮想時刻記憶装置の内容に基
づいてシミュレーションテストにおける現在の仮想時間
を算出し実時間よりきわめて短い時間内に仮想時刻記憶
装置の内容を更新する。以上の動作により実時間に関係
したシミュレーションテストを短時間で、かつ正しく行
うことができる。
〔実施例〕
本発明の実施例について図面を参照して説明する。第1
図は本発明一実施例計算機装置のブロック構成図である
。第1図において、計算機装置は、実時間に関係するシ
ミュレーションテストのための仮想時刻を算出する仮想
時刻処理装置1oを備える。
ここで本発明の特徴とするところは、仮想時刻処理装置
10は、上記シミュレーションテストに利用される仮想
時間が格納される仮想時間記憶装置12と、仮想時間記
憶装置12にこの仮想時間を設定する仮想時間入力装置
11と、上記シミュレーションテストにおける現在の仮
想時刻が格納される仮想時刻記憶装置14と、仮想時刻
記憶装置14に上記シミュレーションテストにおける仮
想時刻の初期設定値を設定する仮想時刻入力装置13と
、仮想時間記憶装置12の内容および仮想時刻記憶装置
14の内容に基づいて上記シミュレーションテストにお
ける現在の仮想時刻を算出しこの仮想時刻記1.1装置
14の内容を実時間より極めて短い時間で更新する仮想
時刻計算装置15とを含むことを特徴とする。
このような構成の計算機装置の動作について説明する。
第1図において、仮想時間入力装置11は、計算機装置
における仮想時間を設定するのに用いる。たとえば実時
間1時間(60分)を仮想時間1分と入力する。
仮5世時間記憶装置12は、仮想時間記憶装置11によ
り設定された仮想時間を記憶する。この例では、“実時
間1時間−仮想時間1分″を記憶させる。
仮想時刻入力装置13は、計算機装置における仮想時刻
の初期値を設定するのに用いる。たとえば仮想時刻とし
て“1988年1月1日10時O分0秒00”と設定す
る。
仮想時刻記憶装置14は、計算機装置における仮想時刻
を記憶する。まず、仮想時刻入力装置13により設定さ
れた仮想時刻の初期値を仮想時刻として記憶する。この
例では“1988年1月1日10時0分0秒00′′を
仮想時刻として記憶する。
仮想時刻計算装置15は、仮想時間記憶装置12が記憶
している仮想時間と、仮想時刻記憶装置14が記憶して
いる仮想時刻とから、現在の仮想時刻を計算する。たと
えばこの例で、仮想時刻入力装置13を用いて仮想時刻
を入力した時間(実時間)から、1分経過したとする。
仮想時間記憶装置12に記憶されている仮想時間より、
仮想時間1分は実時間1時間に相当する。したがって、
仮想時刻記憶装置14に記憶されている仮想時刻(この
場合、10時0分OO秒00)に1時間を加算し、現在
の仮想時刻は1110000秒00となる。この仮想時
刻11時0分00秒00を仮想時刻記憶装置14に記憶
する。
以下、同様にして仮想時刻計算機装置15により計算さ
れた現在の仮想時刻が仮想時刻記憶装置14に記1意さ
れる。
このようにして、実際には1分しか経過していないのに
、計算機装置は1時間が経過したように動作することが
できる。
このような仮想時刻を有する計算機装置においては、実
時間に関係した機能のシミュレーションテストが短時間
で正しく行える。
第2図は本発明の計算機装置を含むデータ通信装置のブ
ロック構成図である。20は計算機装置、21は計算機
装置20内で回線の無通信を監視する無通信監視部およ
び10は計算機装置20内で仮想時刻の処理をする仮想
時刻処理装置を示す。30は計算機装置20に接続され
ている端末装置である。
ここで、計算機装置20と端末装置30との間で1時間
以上無通信の場合に自動的に計算機装置20と端末装置
30とを接続している回線を切断る場合について説明す
る。1時間以上無通信か否かの判断は、無通信監視部2
1で行う。無通信監視部21は、仮想時刻処理装置10
から仮想時刻を得ることにより、仮想時刻として1時間
以上無通信か否か判断する。
先の例のように、“実時間1時間=仮想時間1分”とい
う情報を仮想時刻処理部21が記憶していたとする。こ
の場合に、実時間で1分経過すると仮想時刻で1時間経
過したことになる。仮想時刻処理装置10より仮想時刻
を得て、仮想時刻1時間以上で無通信の回線かどうかの
判断を無通信監視部21が行う。
このようなシミュレーションテストを行う場合に、実際
に1時間以上の無通信状態を作る必要があるものが、仮
想時刻を用いることにより、実際には1分間でこのシミ
ュレーションテストが可能となる。
〔発明の効果〕
以上説明したように、本発明は、実時間に関係したシミ
ュレーションテストを短時間で、かつ正しく行うことが
できる優れた効果がある。
【図面の簡単な説明】
第1図は本発明一実施例計算機装置のブロック構成図。 第2図は本発明の計算機装置を含むデータ通信装置のブ
ロック構成図。 10・・・仮想時刻処理装置、11・・・仮想時間入力
装置、12・・・仮想時間記憶装置、13・・・仮想時
刻入力装置、14・・・仮想時刻記憶装置、15・・・
仮想時刻計算装置、20・・・計算機装置、21・・・
無通信監視部、30・・・端末装置。

Claims (1)

  1. 【特許請求の範囲】 1、実時間に関係するシミュレーションテストのための
    仮想時刻を算出する仮想時刻処理装置を備えた計算機装
    置において、 上記仮想時刻処理装置は、 上記シミュレーションテストに利用される仮想時間が格
    納される仮想時間記憶装置と、 この仮想時間記憶装置にこの仮想時間を設定する仮想時
    間入力装置と、 上記シミュレーションテストにおける現在の仮想時刻が
    格納される仮想時刻記憶装置と、この仮想時刻記憶装置
    に上記シミュレーションテストにおける仮想時刻の初期
    設定値を設定する仮想時刻入力装置と、 上記仮想時間記憶装置の内容およびこの仮想時刻記憶装
    置の内容に基づいて上記シミュレーションテストにおけ
    る現在の仮想時刻を算出しこの仮想時刻記憶装置の内容
    を実時間より極めて短い時間で更新する仮想時刻計算装
    置と を含むことを特徴とする計算機装置。
JP27206588A 1988-10-28 1988-10-28 計算機装置 Pending JPH02118848A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27206588A JPH02118848A (ja) 1988-10-28 1988-10-28 計算機装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27206588A JPH02118848A (ja) 1988-10-28 1988-10-28 計算機装置

Publications (1)

Publication Number Publication Date
JPH02118848A true JPH02118848A (ja) 1990-05-07

Family

ID=17508606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27206588A Pending JPH02118848A (ja) 1988-10-28 1988-10-28 計算機装置

Country Status (1)

Country Link
JP (1) JPH02118848A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11106478B2 (en) 2017-11-10 2021-08-31 Mitsubishi Electric Corporation Simulation device, simulation method, and computer readable medium

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11106478B2 (en) 2017-11-10 2021-08-31 Mitsubishi Electric Corporation Simulation device, simulation method, and computer readable medium

Similar Documents

Publication Publication Date Title
US7565654B2 (en) Programmatic control of tasks in a programmable logic controller
US7568198B2 (en) Control of tasks in a programmable logic controller
CN111934908A (zh) 一种物联网模拟方法、装置、系统及存储介质
JPH02118848A (ja) 計算機装置
CN105446774B (zh) 一种插件处理方法及用户终端
JPH0581070A (ja) プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法
JP2003122410A (ja) コントローラの演算実行方法
JPS5472909A (en) Recording method for program passing trace of electronic switchboard
JPH1165884A (ja) マイクロコンピュータ及びそのデバッグ方法
JPH02297633A (ja) タスク管理方式
JPS644211B2 (ja)
CN117667269A (zh) 显示窗口的显示方法、装置、电子设备和存储介质
CN109557857A (zh) 基于Intel平台时序启动信号控制方法、装置及系统
CN115562740A (zh) 一种应用设置方法、系统、智能设备及存储介质
CN116339797A (zh) 一种bootloader的更新方法、装置、设备和存储介质
JPH0444174A (ja) シミュレーション方法
JPH03132848A (ja) アプリケーションプログラム間通信シミュレート方式
JPS62296638A (ja) 通信制御装置
JPS6349942A (ja) 演算処理装置
JPS6349944A (ja) 演算処理装置
JPH0474273A (ja) 論理シミュレーション方式
JPH04307637A (ja) 擬似チャネル装置
JPS62123549A (ja) デ−タ格納方式
JPH01111250A (ja) データ処理システム
JPS613269A (ja) Pos端末制御方式