JPH02115985A - 論理回路の最適化方式 - Google Patents

論理回路の最適化方式

Info

Publication number
JPH02115985A
JPH02115985A JP63269231A JP26923188A JPH02115985A JP H02115985 A JPH02115985 A JP H02115985A JP 63269231 A JP63269231 A JP 63269231A JP 26923188 A JP26923188 A JP 26923188A JP H02115985 A JPH02115985 A JP H02115985A
Authority
JP
Japan
Prior art keywords
logic circuit
macro
circuit
optimization
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63269231A
Other languages
English (en)
Inventor
Kaname Kuroki
黒木 加奈女
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63269231A priority Critical patent/JPH02115985A/ja
Publication of JPH02115985A publication Critical patent/JPH02115985A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は論理回路の最適化方式に関し、特に論理回路中
の冗長インバータや未使用回路を削除して論理回路を最
適化する論理回路の最適化方式に関する。
〔従来の技術〕
従来、この種の論理回路の最適化方式では、階層表現さ
れたプリミティブでない素子(以下、マクロ素子と称す
る)が参照する下位階層の回路(以下、マクロ回路と称
する)を最適化する場合には、当該マクロ回路が他のマ
クロ素子からも参照されていることがあるので、最適化
によって他のマクロ素子に影響を及ぼさないようにする
ために、階層構造を持つ論理回路は階層展開して1階層
に記述し直してから最適化を行っていた。
〔発明が解決しようとする課題〕
上述した従来の論理回路の最適化方式では、階層構造を
持つ論理回路を階層展開して1階層に記述し直した後に
最適化を行わなければならなかったので、最適化後の論
理回路のイメージが階層設計を行った回路設計者の論理
回路のイメージと異なってしまって回路設計者が最適化
後の論理回路を見直すのが大変困難になるという欠点が
ある。
本発明の目的は、上述の点に鑑み、同一のマクロ回路を
参照している他のマクロ素子に影響を及ぼすことなしに
指定されたマクロ素子が参照するマクロ回路の最適化処
理を行うことができ、また回路設計者が論理回路の見直
しを行いやすい論理回路の最適化方式を提供することに
ある。
〔課題を解決するための手段〕
本発明の論理回路の最適化方式は、論理回路中の冗長イ
ンバータや未使用回路を削除して論理回路の最適化を行
う論理回路の最適化方式において、論理回路ファイルか
ら階層的に記述された論理回路データを読み込む論理回
路ファイル読込み手段と、この論理回路ファイル読込み
手段により読み込まれた論理回路データ中の指定された
マクロ素子が参照するマクロ回路の論理回路データを複
写して当該マクロ素子が参照するマクロ回路を複写元の
マクロ回路から複写先のマクロ回路に変更することによ
り当該マクロ素子を個別化するマクロ素子個別化手段と
、このマクロ素子個別化手段によるマクロ素子の個別化
の後に前記論理回路ファイル読込み手段により読み込ま
れた論理回路データ中に最適化対象回路にマツチする論
理回路が含まれている場合に当該論理回路を最適化する
論理回路最適化手段と、この論理回路最適化手段により
最適化された論理回路の論理回路データを階層的に記述
されたイメージのまま前記論理回路ファイルに書き込む
論理回路ファイル書込み手段とを有する。
〔作用〕
本発明の論理回路の最適化方式では、論理回路ファイル
読込み手段が論理回路ファイルから階層的に記述された
論理回路データを読み込み、マクロ素子個別化手段が論
理回路ファイル読込み手段により読み込まれた論理回路
データ中の指定されたマクロ素子が参照するマクロ回路
の論理回路データを複写して当該マクロ素子が参照する
マクロ回路を複写元のマクロ回路から複写先のマクロ回
路に変更することにより当該マクロ素子を個別化し、論
理回路最適化手段がマクロ素子個別化手段によるマクロ
素子の個別化の後に論理回路ファイル読込み手段により
読み込まれた論理回路データ中に最適化対象回路にマツ
チする論理回路が含まれている場合に当該論理回路を最
適化し、論理回路ファイル書込み手段が論理回路最適化
手段により最適化された論理回路の論理回路データを階
層的に記述されたイメージのまま論理回路ファイルに書
き込む。
〔実施例〕
次に、本発明について図面を参照して詳細に説明する。
第1図は、本発明の一実施例に係る論理回路の最適化方
式の構成を示すブロック図である。本実施例の論理回路
の最適化方式は、論理回路ファイル読込み手段lと、マ
クロ素子個別化手段2と、論理回路最適化手段3と、論
理回路ファイル書込み手段4と、論理回路ファイル5と
、コンソール6とから構成されている。
論理回路ファイル読込み手段lは、論理回路ファイル5
から階層的に記述された論理回路データを階層イメージ
のまま読み込む手段である。
マクロ素子個別化手段2は、指定されたマクロ素子が参
照する下位階層のマクロ回路の論理回路データを複写し
て、マクロ素子が参照するマクロ回路を複写元のマクロ
回路から複写先のマクロ回路に変更することにより、当
該マクロ素子の下位階層のマクロ回路が他のマクロ素子
から参照されないようにマクロ素子を個別化する手段で
ある。
以下、このようにして他のマクロ素子から参照されない
マクロ回路を参照するように個別化されたマクロ素子を
個別化マクロ素子と称する。
論理回路最適化手段3は、論理回路データ中に指定され
た最適化対象回路にマツチする論理回路が含まれている
場合に当該論理回路を最適化する手段である。
論理回路ファイル書込み手段4は、論理回路最適化手段
3により最適化された論理回路の論理回路データを階層
イメージのまま論理回路ファイル5に書き込む手段であ
る。
第2図を参照すると、論理回路最適化手段3−における
最適化処理は、最適化対象回路入力ステ・2プ21と、
階層内論理回路データサーチステップ22と、階層内論
理回路データサーチ終了判定ステップ23と、個別化マ
クロ素子判定ステップ24と、下位階層移行ステップ2
5と、最適化対象回路判定ステップ26と、論理回路デ
ータ最適化ステップ27と、上位階層有無判定ステップ
28と、上位階層移行ステップ29とからなる。
次に、このように構成された本実施例の論理回路の最適
化方式の動作について説明する。
論理回路ファイル読込み手段1は、論理回路ファイル5
から階層的に記述された論理回路データを階層イメージ
のまま読み込んで、マクロ素子個別化手段2に渡す。
マクロ素子個別化手段2は、コンソール6から最適化し
たいマクロ素子、すなわち個別化マクロ素子を指定され
ると、個別化マクロ素子の論理回路データの階層を辿っ
て参照する下位階層のマクロ回路の論理回路データを検
索して複写し、個別化マクロ素子が参照するマクロ回路
を複写元のマクロ回路から複写先のマクロ回路に変更す
る。また、個別化マクロ素子の論理回路データにフラグ
を立てて個別化されたことを表示する。以下、このフラ
グを個別化フラグと称する。
マクロ素子個別化手段2によるマクロ素子の個別化が終
了すると、論理回路最適化手段3は、コンソール6から
の冗長インバータや未使用回路等を含む最適化対象回路
を入力しくステップ21)、まず最上位階層内の論理回
路データを素子単位に1つサーチして(ステップ22)
、階層内の論理回路データのサーチが終了したか否かを
判定する(ステップ23)0階層内の論理回路データの
サーチが終了していない場合には、得られた素子単位の
論理回路データの個別化フラグを参照して論理回路デー
タが個別化マクロ素子の論理回路データであるか否かを
判定する(ステップ24)。個別化マクロ素子の論理回
路データがあると判定されたときには、下位階層に移行
してから(ステ・ノブ25)、ステップ22に戻って下
位階層の論理回路データのサーチを行う。
ステップ24で個別化マクロ素子の論理回路データでな
いと判定されたときには、論理回路最適化手段3は、サ
ーチした論理回路データの素子またはその素子に接続さ
れている複数の素子の接続関係が最適化対象回路にマツ
チするか否かを判定する(ステップ26)、最適化対象
回路にマ・ノチしなかった場合には、ステップ22に戻
って同一階層の次の論理回路データのサーチを行う、最
適化対象回路にマツチした場合には、冗長インバータや
未使用回路の論理回路データを削除して論理回路データ
を最適化してから(ステップ27)、ステップ22に戻
って同一階層の次の論理回路データのサーチを行う。
ステップ23で階層内の論理回路データのサーチが終了
した場合には、論理回路最適化手段3は、上位階層があ
るか否かを判定して(ステップ28)、上位階層があれ
ば、上位階層に移行してから(ステップ29)、ステッ
プ22に戻って上位階層の次の論理回路データのサーチ
を行う。上位階層がなければ、処理を終了する。
論理回路最適化手段3による論理回路の最適化処理が終
了したならば、論理回路ファイル書込み手段4は、最適
化が行われた論理回路の論理回路データを階層的に記述
されたままのイメージで論理回路ファイル5に格納する
〔発明の効果〕
以上説明したように本発明は、階層的に記述された論理
回路データを階層イメージのままで最適化処理が行える
ようにマクロ回路を参照するマク口素子を個別化するよ
うにしたことにより、階層構造を持つ論理回路を階層展
開して1階層に記述し直すことなしに、同一のマクロ回
路を参照している他のマクロ素子に影響を及ぼすことな
くマクロ回路の最適化を行うできるという効果がある。
また、最適化処理が行われた論理回路の論理回路データ
を階層的に記述したままで論理回路ファイルに書き込む
ことができるので、回路設計者の階層設計イメージの食
い違いが生じず回路設計者が論理回路を見直しやすいと
いう効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例に係る論理回路の最適化方式
の構成を示すブロック図、 第2図は第1図中の論理回路最適化手段における最適化
処理を示す流れ図である。 図において、 ■・・・論理回路ファイル読込み手段、2・・・マクロ
素子個別化手段、 3・・・論理回路最適化手段、 4・・・論理回路ファイル書込み手段、・論理回路ファ
イル、 ・コンソールである。

Claims (1)

  1. 【特許請求の範囲】 論理回路中の冗長インバータや未使用回路を削除して論
    理回路の最適化を行う論理回路の最適化方式において、 論理回路ファイルから階層的に記述された論理回路デー
    タを読み込む論理回路ファイル読込み手段と、 この論理回路ファイル読込み手段により読み込まれた論
    理回路データ中の指定されたマクロ素子が参照するマク
    ロ回路の論理回路データを複写して当該マクロ素子が参
    照するマクロ回路を複写元のマクロ回路から複写先のマ
    クロ回路に変更することにより当該マクロ素子を個別化
    するマクロ素子個別化手段と、 このマクロ素子個別化手段によるマクロ素子の個別化の
    後に前記論理回路ファイル読込み手段により読み込まれ
    た論理回路データ中に最適化対象回路にマッチする論理
    回路が含まれている場合に当該論理回路を最適化する論
    理回路最適化手段と、この論理回路最適化手段により最
    適化された論理回路の論理回路データを階層的に記述さ
    れたイメージのまま前記論理回路ファイルに書き込む論
    理回路ファイル書込み手段と を有することを特徴とする論理回路の最適化方式。
JP63269231A 1988-10-25 1988-10-25 論理回路の最適化方式 Pending JPH02115985A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63269231A JPH02115985A (ja) 1988-10-25 1988-10-25 論理回路の最適化方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63269231A JPH02115985A (ja) 1988-10-25 1988-10-25 論理回路の最適化方式

Publications (1)

Publication Number Publication Date
JPH02115985A true JPH02115985A (ja) 1990-04-27

Family

ID=17469487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63269231A Pending JPH02115985A (ja) 1988-10-25 1988-10-25 論理回路の最適化方式

Country Status (1)

Country Link
JP (1) JPH02115985A (ja)

Similar Documents

Publication Publication Date Title
KR20060123460A (ko) 가상화를 이용한 원격 복제의 일관성 유지방법
JPH0628260A (ja) 記憶装置
JPH02115985A (ja) 論理回路の最適化方式
JPH04267443A (ja) ファイルを管理する処理装置
JP2007264814A (ja) レプリケーションデータ作成プログラム、レプリケーションデータ反映プログラムおよびデータベース装置
JPH0498546A (ja) 重複データ更新方式
JPH04260141A (ja) データ共有処理装置
JPH05128186A (ja) 回路図の部品番号一括変更処理方式
JPS62168497A (ja) 交換処理プログラムにおけるデ−タベ−ス処理方式
JPH11175376A (ja) データベースの更新方法、更新装置及び更新方法が書き込まれた記録媒体
JPS63254566A (ja) 階層化回路記述言語の展開方式
JPH04288593A (ja) 画像表示装置
JPH0457171A (ja) レイアウトパターン設計用cad装置
JPH0320872A (ja) 回路合成システムにおける素子対応管理方式
JPH04195556A (ja) ファイル群管理方式
JPH0352073A (ja) 回路図の発生方式
JPH0340042A (ja) 多重アクセス装置
JPH01180651A (ja) レポートファイル出力のコミット同期制御方式
JPH02206852A (ja) 階層構造データ更新処理方式
JPH0621995B2 (ja) ファイル同時アクセス制御システム
JPS6257041A (ja) デ−タの復旧方式
JPS61248697A (ja) 電子交換機の局デ−タ条件再生システム
JPH02115933A (ja) 対話型ルール作成方式
JPH02212939A (ja) 閉鎖型データ格納領域を有する情報処理装置
JPH04293167A (ja) 論理シミュレーション方式