JPH02114890A - パルス幅変調電圧検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は三相交流電動機を三相のパルス幅変調（以下Ｐ
ＷＭという）電圧で駆動する可変速装置に用いられるＰ
ＷＭ電圧検出装置に関する。

（従来の技術） 従来から、三相誘導電動機等の三相交流電動機を三相の
ＰＷＭ電圧を用いて可変速運転する可変速装置が知られ
ており、この可変速装置としてＰＷＭインバータ装置が
保守の点から実用化されている。このＰＷＭインバータ
装置を精度よく制御するためには三相ＰＷＭ電圧を精度
よく検出する必要がある。そして、この検出三相ＰＷＭ
電圧に基づいてＰＷＭインバータ装置か制御される。

方、近年、ＰＷＭインバータ装置の制御にはコンピュー
タが用いられており、従って、検出三相ＰＷＭ電圧はデ
ィジタル信号としてコンピュータに与える必要かある。

ここで、第５図を参照して、従来のＰＷＭ電圧検出装置
について概説する。

ＰＷＭインバータ装置１は三相出力線（Ｕ相線、■相線
、及びＷ相線）を介して三相誘導電動機（ＩＭ）２に接
続されている。Ｕ相線、■相線、及びＷ相線はトランス
装置３に接続されており、トランス装置３は第６図に示
すトランス３ａを三組備えている。つまり、Ｕ相線及び
Ｖ相線が第１のトランス３ａに接続され、■相線及びＷ
相線が第２のトランス３ａに接続されている。そして、
Ｗ相線及びＵ相線が第３のトランス３ａに接続されてい
る。トランス装置３はローパスフィルタ装置４を介して
アナログ−ディジタル変換装置（Ａ／Ｄ変換装置）５に
連結され、このＡ／Ｄ変換装置５は中央演算処理装置（
ＣＰＵ）６に接続されている。なお、ローパスフィルタ
装置４は第１乃至第３のトランス３ａに対応して第１乃
至第３のローパスフィルタを備えており、同様に、Ａ／
Ｄ変換装置５は第１乃至第３のローパスフィルタに対応
して第１乃至第３のＡ／Ｄ変換器を備えている。

ＰＷＭインバータ装置１の三相ＰＷＭ電圧はトランス装
置３を介してローパスフィルタ装置４に与えられる。こ
こで、第１のトランス３ａの出力について説明する。第
６図に示すように、入力電圧をＶｌ、出力電圧をＶ２と
すると、 Ｖ２−　ｆｐＴ、／　（１＋ＰＴ）ｌ　Ｖ、となる。

ここで、Ｐは微分演算子、Ｔ　＝　Ｍ　／　ｒ　＋　　
（Ｍは相互インダクタンス、ｒｌは一次側抵抗）第２及
び第３のトランス３ａも同様にして動作する。

トランス装置３からの三相出力はローパスフィルタ装置
４に与えられ、ここで平滑される。この平滑出力はＡ／
Ｄ変換装置５でディジタル信号に変換され、ＣＰＵ６に
与えられる。ＣＰＵ６はこれらディジタル信号に基づい
て三相ＰＷＭ電圧を知り、ＰＷＭインバータ装置１を制
御する。

次に、第７図を参照して、他の従来例について概説する
。

Ｕ相線、■相線、及びＷ相線は抵抗装置７を介してアイ
ソレーションアンプ装置８に接続されている。そして、
このアイソレーションアンプ装置８はＡ／Ｄｉ換装置５
を介してＣＰＵ６に接続されている。

第８図に示すように、抵抗装置７は複数の抵抗器７ａ乃
至７ｆがＹ結線されており、抵抗器７ｂ。

７ｄ、及び７ｆにはそれぞれコンデンサ７ｇ１７ｈ１及
び７１が並列に接続されている。ところで、アイソレー
ションアンプ装置８は三組のアイソレーションアンプを
備えている。コンデンサ７ｇは図示のように第１のアイ
ソレーションアンプ８ａに接続され、この第１のアイソ
レーションアンプ８ａは第１のＡ／Ｄ変換器５ａを介し
ていＣＰＵ６に接続されている。なお、図示はしないが
、コンデンサ７ｈ及び７１はそれぞれ第２及び第３のア
イソレーションアンプ、第２及び第３のＡ／Ｄ変換器を
介してＣＰＵ６に接続されている。

ＰＷＭインバータ装置１の三相ＰＷＭ電圧は抵抗装置７
を介してアイソレーションアンプ装置８にりえられる。

抵抗装置７は抵抗分圧によって三相ＰＷＭ電圧を得、コ
ンデンサによってフィルタリングする。即ち、・＋ｉ滑
する。この＼１１滑出力はアイソレーションアンプ装置
８を介してＡ／Ｄ変換装置５に与えられ、ここでディジ
タル信号に変換される。これらディジタル信号はＣＰＵ
６に人力され、ＣＰＵ６はこれらディジタル信号に基づ
いて三相ＰＷＭ電圧を知り、ＰＷＭインバータ装置１を
制御する。

（発明が解決しようとする課題） ところで、第５図に示すＰＷＭ電圧検出装置の場合、ト
ランス装置の伝達関数によって低周波領域において検出
した三相ＰＷＭ電圧の位相が進み、その結果、ゲインが
低下する。従って、低周波の三相ＰＷＭ電圧を三相誘導
電動機に加えた場合、正確に三相ＰＷＭ電圧を検出でき
ないという問題点がある。

さらに、Ａ／Ｄ変換装置を用いているから、ＰＷＭ電圧
検出装置自体が複雑となるばかりでなく、高価になると
いう問題点がある。

一方、第７図に示すＰＷＭ電圧検出装置の場合、アイソ
レーションアンプ装置及びＡ／Ｄ変換装置を用いている
から、ＰＷＭ電圧検出装置自体が複雑となるばかりでな
く、高価になるという問題点かある。

本発明の目的は低周波の三相ＰＷＭ電圧を正確に検出で
きるＰＷＭ電圧検出装置を提供することにある。

本発明の他の目的は構成が簡単で、しかも安価なディジ
タル値によるＰＷＭ電圧検出装置を提供することにある
。

（課題を解決するための手段） 本発明によれば、三相交流電動機をインバータ手段から
出力される三相のパルス幅変調電圧で駆動する可変速装
置に用いられ、前記インバータ手段に結合され、前記三
組のパルス幅変調電圧をそれぞれ検知して、第１乃至第
３のパルス検知電圧を出力する第１乃至第３のフォトカ
プラ手段と、該第１乃至第３のパルス検知電圧を受け、
該第１乃至第３のパルス検知電圧の第１のパルスエツジ
部でそれぞれカウントを開始し、該第１のパルスエツジ
部に隣り合う第２のパルスエツジ部でカウントアツプし
て、それぞれ第１乃至第３のカウント情報を第１乃至第
３のディジタル信号で出力するカウンタ手段と、該第１
乃至第３のディジタル信号に基づいてそれぞれ前記三組
パルス幅変調電圧を求める演算手段とを有することを特
徴とするパルス幅変調電圧検出装置が得られる。

（作用） 本発明では、第１乃至第３のフォトカプラ手段によって
三組パルス幅変調電圧を検出して、第１乃至第３のパル
ス検知電圧を出力し、この第１乃至第３のパルス検知電
圧によってカウンタ手段のカウント開始及びカウントア
ツプを行い、カウンタ手段から出力される第１乃至第３
のディジタル信号に基づいて演算手段は三組パルス幅変
調電圧を求めている。従って、低周波の三相ＰＷＭ電圧
を正確に検出でき、また構成が簡単で、しかも安価なデ
ィジタル値によるＰＷＭ電圧検出装置が得られる。

（実施例） 以下本発明について実施例によって説明する。

第１図を参照して、ＰＷＭインバータ装置１はモ相出力
線（Ｕ相線、■相線、及びＷ相線）を介して三相誘導電
動機（ＩＭ）２に接続されている。

Ｕ相線、■相線、及びＷ相線は後述するようにフォトカ
プラー装置９に接続されている。フォトカプラー装置９
はエツジ処理回路１０を介してカウンタ・ラッチ回路１
１に連結されるとともにカウンタ・ラッチ回路１１に連
結され、カウンタ・ラッチ回路１１はデータバスを介し
て中央演算処理装置（ＣＰＵ）１２に接続されている。

ここで、第２図も参照して、フォトカプラー装置９は三
組のフォトカプラーを備えており（第２図には一つのフ
ォトカプラー９ａのみを示す）、例えば、フォトカプラ
ー９ａの入力端は高抵抗９１を介してＵ相線及びＶ相線
に接続されている。

フォトカプラー９ａの出力端はインバータ１０ａを介し
てエツジ処理回路１０に接続されている。

ＰＷＭインバータ装置１からの三相ＰＷＭ電圧はＵ相線
、■相線、及びＷ相線を介してフォトカプラー装置９に
入力される。ここでは、以後第２図に示すフォトカプラ
ー９ａについて説明する。

フォトカプラー９ａはＰＷＭインバータ装置１からのＰ
ＷＭ電圧に対応するＰＷＭ電圧（以降検出ＰＷＭ電圧と
いう）を出力する。フォトカプラー９ａによってＰＷＭ
インバータ装置１　（パワー電源）と制御電源とが絶縁
される。この検出ＰＷＭ電圧はエツジ処理回路１０に人
力されるとともに、ＰＷＭイネーブル（ＥＮＡＢＬＥ）
信号としてカウンタ・ラッチ回路１１に人力される。

第３図（ａ）に示すように、ＰＷＭ電圧はハイレベルが
＋ｖ１０ウレベルが一■である。また、ハイレベル期間
は１ｌｌｓｌｌ−ベル期間はｔＬであり、１制御サイク
ルがＴである。そして１制御サイクルにおいてデユ−テ
ィ比か５０％ではＰＷＭ電圧は実質Ｏボルトである。

前述のようしてフォトカプラー９ａから出力されるイネ
ーブル信号は、第３図（ｂ）に示すように、ハイレベル
期間ｔ　１１でロウレベル、ロウレベル期間ｔＬでハイ
レベルとなる。カウンタ・ラッチ回路１１はカウンタｌ
ｌａ及びラッチ回路１１ｂを備えており、カウンタｌｌ
ａには予め定められた周期を有するクロック信号が与え
られており、イネーブル信号がロウレベルの間、カウン
タ１１ａはクロッ２１５号のカウントをする。カウンタ
１１ａはイネーブル信号かハイレベルにあると、カウン
トを停止にする。

−ｈ゛、エツジ処理回路１０ではＰＷＭイネーブル信号
を所定時間遅延させて、第３図（Ｃ）に示す遅延ＰＷＭ
イネーブル信号を生成し、これらＰＷＭイネーブル信号
及び遅延ＰＷＭイネーブル信号によって第３図（ｄ）に
示すラッチ信号を生成する。つまり、第４図に示すよう
に、イネーブル信号を反転させ、この反転イネーブル信
号と遅延イネーブル信号との論理積をとった後、この論
理積イネーブル信号を反転させてラッチ信号を生成して
いる。このラッチ信号は第３図（ｅ）に示すように予め
定められた時間遅延させられて、遅延ラッチ１８号（ク
リア信号）となる。このクリア信号によってカウンタｌ
ｌａはクリアされる。一方、ラッチ回路１１ｂはラッチ
信号によりカウント情報をラッチする。ＣＰＵＩ　２は
／ＤＡＴＡ　　ＥＮＡＢＬＥ信号によりラッチ回路１１
ｂのデータをＥＮＡＢＬＥとし、カウント情報を取り込
む。ＣＰＵ１２はこのカウント情報からＰＷＭ電圧のノ
λイレベル期間、即ち、通電期間を求め、Ｐ　Ｗ　Ｍ　
？Ｉ５圧情報を得る。

同様にして、■相線及びＷ相線、Ｗ相線及びＵ相線につ
いてもＰＷＭ電圧が求められて、結果的に、三相ＰＷＭ
電圧が検出され、この検出三相ＰＷＭ電圧に基づいてＰ
ＷＭインバータ装置１　（）くワー電源）が制御される
。

なお、上述の実施例では、カウンタ１１．　ａはイネー
ブル信号の立ち上がりでカウントを開始し、立ち下がり
でカウントアツプするようにしたけれどもネーブル信号
の立ち下がりでカウントを開始し、立ち上がりてカウン
トアツプするようにしてもよい。

（発明の効果） 以上説明したように、本発明では、Ａ／Ｄ変換器を用い
ることなく、ディジタル信号として三相ＰＷＭ電圧を検
出できるから、ＰＷＭ電圧検出装］　１ 置が安価になり、検出装置を簡略化できるという効果が
ある。さらに、トランス装置を用いていないから、低周
波領域において三相ＰＷＭ電圧の位相が進むことがなく
、その結果、低周波の三相ＰＷＭ電圧を正確に検出でき
るという効果もある。

【図面の簡単な説明】

第１図は本発明によるパルス幅変調電圧検出装置の一実
施例を示す図、第２図は第１図に示すパルス幅変調電圧
検出装置の要部を示す図、第３図は第２図に示すカウン
タ・ラッチ回路の動作を説明するための波形図、第４図
はラッチ信号の生成のための回路を示す図、第５図は従
来のパルス幅変調電圧検出装置の一例を示す図、第６図
は第５図に示すパルス幅変調電圧検出装置に用いられる
トランス装置を示す図、第７図は従来のパルス幅変調電
圧検出装置の他の例を示す図、第８図は第７図に示すパ
ルス幅変調電圧検出装置に用いられる抵抗装置の構成を
示す図である。 １・・・ＰＷＭインバータ装置、２・・・三相誘導電動
］　２ 機（ＩＭ）、３・・・トランス装置、４・・・ローパス
フィルタ装置、５・・・Ａ／Ｄ変換装置、６・・・中央
演算処理装置（ＣＰＵ）　、７・・・抵抗装置、８・・
・アイソレーションアンプ装置、９・・・フ第１・カプ
ラー装置、１０・・・エツジ処理回路、１１・・・カウ
ンタ・ラッチ回路、］２・・・中央演算処理装置（ＣＰ
Ｕ）。

Claims (1)

【特許請求の範囲】
1. １、二相交流電動機をインバータ手段から出力される三
   相のパルス幅変調電圧で駆動する可変速装置に用いられ
   、前記インバータ手段に結合され、前記三相のパルス幅
   変調電圧をそれぞれ検知して、第１乃至第３のパルス検
   知電圧を出力する第１乃至第３のフォトカプラ手段と、
   該第１乃至第３のパルス検知電圧を受け、該第１乃至第
   ３のパルス検知電圧よりインバータ手段の通電時間中カ
   ウントを行い、それぞれ第１乃至第３のカウント情報を
   第１乃至第３のディジタル信号で出力するカウンタ手段
   と、該第１乃至第３のディジタル信号に基づいて通電時
   間を求めることによりそれぞれ前記三相パルス幅変調電
   圧を求める演算手段とを有することを特徴とするパルス
   幅変調電圧検出装置。