JPS63159769A - 絶縁型デジタル電流検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、母線の一部に介挿接続したシャント抵抗の両
端電圧から母線に流れる電流を絶縁してデジタル値とし
て測定する電流検出器に関する。

〔従来の技術〕

従来例の一つとして、母線電流を検出するにはトロイダ
ルコアーを用い磁気を測定する手段がある。

また、他の従来例として、特開昭６０−１４７６５５号
・絶縁型信号検出回路がみられる。

この他の従来例の回路図を第４図に表わし、その一部の
信号検出回路の詳細図を第５図に示す。

直流電源４０１から供給される直流電圧をインバータ回
路４０３で交流へ変換し、３相負荷モータ４０２を駆動
する。

このとき、母線に流れる電流を電流検出用抵抗４０４を
介して電圧分として検出し、整流スタック１２、フィル
ター４１４．４１５を経て信号検出回路４０７へ導入し
、比較器２３により鋸歯状波発振器２４の出力と比較し
フォトカブラ２６で絶縁し、アンドゲート５２９により
パルス発振器３０の出力を母線電流に対応した数だけカ
ウンター５３１で計数し、デジタル電流値として出力し
ている。

なお、４０８，４０９，４１０は低電圧電源回路、４０
５．４０６は電圧検出用分圧抵抗、４１７．４１８はフ
ィルター、５２５，５３８は抵抗、５３３，５３４はワ
ンシジット回路、５３２はラッチ回路、５３３はローパ
スフィルター、４２０はデジタル出力端子、４１９はア
ナログ出力端子である。

〔発明が解決しようとする問題点〕

しかるに、一つの従来例は、残留磁気のためにヒステリ
シスが有り、零近傍が正確に測定できず、サーボドライ
ブ等に用いると、低速時および方向の切換りが正しく動
作しなかった。

また、他の従来例は回路が複雑であり、精度の面でも疑
問があった。

〔問題点を解決するための手段〕

本発明は、 検出側に有るシャント抵抗の電圧値と、アイソレーショ
ンされた測定側のデジタル値をＰＷＭ化し、これをフォ
トアイソレータを通じ積分し、アナログ化した電圧との
差をＰＷＭ化し、アイソレータを介して測定側に送り、
この値をアップダウンカウンターでデユティを数値化し
、この値を前記デジタル値に加える 絶縁型デジタル電流検出器である。

〔作　用〕

シャント電流の測定に追従比較型のアナログ／デジタル
変換を用い、かつアイソレージジンを行なっているので
、忠実な追従比較がデジタル演算でなされうる。

〔実施例〕

本発明の第１の発明の一実施例における回路構成を表わ
すブロック図を、第１図に示す。

１は母線１００に介挿接続されたシャント抵抗で、母線
電流Ｉの大きさに対応する両端電圧が抵抗１０１，１０
２を経て演算増幅器２へ加えられる。

１０３は演算増幅器２の出力帰還用抵抗、１０４は接地
抵抗である。

この演算増幅器の出力電圧は比較器３の一方の入力端へ
与えられ、比較３の他の入力端へは帰還し積分されたさ
きの母線電流値が導入され、それら両入力の差分が第１
のフォトアイソレータ４へ出力する。

この第１のフォトアイソレータ４の１次側へ加わった電
圧（負電圧）の期間に対応して直流電圧５が抵抗１０５
を経てアップダウンカウンター６を制御する。

つまり、アップダウンカウンター６では図示しない計数
パルスを電圧Ｈのときは加算し、電圧りのときは減算す
る。

そして、このアップダウンカウンター６のデジタル出力
はパルス幅変調回路７において、デジタル値に相当する
整形されたパルス幅をもつ電圧値へ変換され、直流電圧
１０をそなえる第２のフォトアイソレータ８の一次側へ
導入され、その二次側からローパスフィルター９を通じ
てアナログ電圧へ変換され、比較器３へ帰還される。

しかして、この帰還系の演算については、特願昭６１−
２７６３４号および実開昭６０−４０１３６号に詳しい
。

アップダウンカウンター６の出力が母線電流Ｉのデジタ
ル検出値である。

第２図は本発明の第２の発明の一実施例における回路構
成を表わすブロック図を示し、第３図はその動作を表わ
すタイムチャートである。

すべての図面において同一符号は同一もしくは相当部分
を示す。

この第２の発明は第１の発明（第１図）に比べて高速応
答しさらに精度の良い絶縁された電流検出回路である。

検出側では、母線電流Ｉは第１の演算増幅器２で増幅さ
れ、第２の演算増幅器１１でローパスフィルター９から
帰還されるアナログ電圧との差が求められ、三角波発振
回路１２の出力との差を比較器３で求む。

ここで、第２の演算増幅器１１の出力が零ならば、比較
器３の出力デユティ（ｄｕｔｙ）は５０％となる。

比較器３の出力は第１のフォトアイソレータ４を通じ、
測定側ではアップダウンカウンター６でさきのデユティ
を計数測定する。

ところで、１３はシフトレジスターで三角波発振回路１
２の出力電圧の周期と同期をとりクリヤ信号（Ｃｒ玉）
を出力し、１４はインバータ論理素子、１５はナンド論
理素子である。１６は第１のＤ形フリップフロップ、１
７はアキュムレータユニット、１８は第２のＤ形フリッ
プフロップであり、それぞれ母線電流ｌの最大値を演算
できる桁数をもつ。

第３図において、（ａ）はパルス幅変調回路量電圧波形
、（ｂ）はクリヤ（ＣＬＲ）信号波形、（Ｃ）はカウン
ター６の計数出力波形である。

前述のとおり、アップダウンカウンター６は電圧Ｈでカ
ウントアツプし、電圧りでカウントダウンする。パルス
の立上り（時点１１，１３）で第１のＤ形フリップフロ
ップ１１にラッチされるので、アップダウン差りは、こ
の第１のＤ形フリップフロップ１１に残され、直ちにア
ップダウンカウンター６はシフトレジスター１３で作成
した信号でクリヤーされ、アップカウントを再開する。

差分信号りはアキュムレータユニット１７で第２のＤ形
フリップフロップ１８に加えられループが作成される。

たとえば、時点ｔ１〜ｔ３で母線電流が３Ａであって、
時点ｔ３〜ｔ５で母線電流が５Ａになったとすれば、時
点ｔ３で第２のＤ形フリップフロップ１８の出力３Ａで
これはアキュムレータユニット１７の右側入力となって
おり、時点ｔ５で第１のＤ形フリップフロップ１６の出
力２Ａでアキュムレータユニット１７の左側入力となり
、両者が演算されて時点ｔ５で第２のＤ形フリップフロ
ップ１８の出力は５Ａとなる。

そこで、平衡になったときのｍ２のＤ形フリップフロッ
プ１８の値が、母線の電流値■になることは言うまでも
ない。

〔発明の効果〕

かくして本発明によれば、母線電流の零近傍の値も正確
に測定でき、かつ回路構成が簡潔となり、コストダウン
を図り、精度が増大し、しかも高速のサーボ演算を可能
にすることにより、この種のデジタル電流検出器として
の信頼性を著しく向上させる。

【図面の簡単な説明】

第１図は第１の発明における一実施例の回路構成を表わ
すブロック図、第２図は第２の発明における一実施例の
回路構成を示すブロック図、第３図はその動作電圧波形
を表わすタイムチャート、第４図、第５図は従来例の説
明図である。 １・・・シャント抵抗、２，１１・・・演算増幅器、３
・・・比較器、４，８・・・フォトアイソレータ、５．
１０・・・直流電圧（源）、６・・・アップダウンカウ
ンター、７・・・パルス幅変調回路、９・・・ローパス
フィルター、１２・・・三角波発振器、１３・・・シフ
トレジスター、１４・・・インバータ論理素子、１５・
・・ナンド論理素子、１６．１８・・・・・・Ｄ形フリ
ップフロップ、１７・・・・・・アキュムレータユニッ
ト、１００・・・・・・母線、１０１〜１０５・・・・
・・抵抗。 出願人代理人　　佐　　藤　　−雄 艶３図 第４図 地５図

Claims (1)

1. 【特許請求の範囲】 １、母線に介挿接続されたシャント抵抗の両端電圧を増
   幅する演算増幅器と、 この演算増幅器の出力電圧とループ帰還アナログ電圧を
   比較する比較器と、 その比較器の出力電圧を１次側に入力しこの電圧に対応
   して２次側に別系統の出力電圧を送出する第１のフォト
   アイソレータと、 その第１のフォトアイソレータの出力電圧の電圧Ｈでカ
   ウントアップし電圧Ｌでカウントダウンするアップダウ
   ンカウンターと、 このアップダウンカウンターの出力をパルス幅に変換す
   るパルス幅変調回路と、 そのパルス幅変調回路の出力電圧を１次側に導入しこの
   電圧に対応して２次側に別系統の出力電圧を送出する第
   ２のフォトアイソレータと、この第２のフォトアイソレ
   ータの出力電圧を入力しループ帰還アナログ電圧を比較
   器へ帰還させるローパスフィルターと、 を設けアップダウンカウンターの出力を母線電流値とす
   ることを特徴とする絶縁型デジタル電流検出器。 ２、母線に介挿接続されたシャント抵抗の両端電圧を増
   幅する第１の演算増幅器と、 この第１の演算増幅器の出力電圧とループ帰還アナログ
   電圧の差をとる第２の演算増幅器と、設定された周期の
   三角波電圧を発生する三角波発振器と、 その三角波発振器の出力電圧と第２の演算増幅器の出力
   電圧を比較する比較器と、 この比較器の出力電圧を１次側に入力しその電圧に対応
   して２次側に別系統の出力電圧を送出する第１のフォト
   アイソレータと、 その第１のフォトアイソレータの出力電圧の電圧Ｈの信
   号をシフトし三角波発振器出力電圧の１周期と同期した
   クリヤ信号を発生するシフトレジスターと、 第１のフォトアイソレータの出力電圧の電圧Ｈでカウン
   トアップし電圧Ｌでカウントダウンするとともにクリヤ
   信号でカウントを零にするアップダウンカウンターと、 第１のフォトアイソレータの出力電圧の電圧Ｈでアップ
   ダウンカウンターのカウント値をラッチする第１のＤ形
   フリップフロップと、 この第１のＤ形フリップフロップの値を一方の入力とし
   他方の入力は第２のＤ形フリップフロップの値として演
   算するアキュムレータユニットと、そのアキュムレータ
   ユニットの演算出力値をラッチしクリヤ信号でリセット
   しそのラッチした値をアキュムレータへ帰還しアキュム
   レータの他方の入力とする第２のＤ形フリップフロップ
   と、この第２のＤ形フリップフロップ出力を導入しその
   出力値に対応したパルス幅の電圧に変換するパルス幅変
   調回路と、 そのパルス幅変調回路の出力電圧を１次側に受け入れこ
   の電圧に相当して２次側に別系統の出力電圧を送出する
   第２のフォトアイソレータと、この第２のフォトアイソ
   レータの出力電圧を入力しループ帰還電圧を第２の演算
   増幅器へ帰還させるローパスフィルターと、 を備え第２のＤ形フリップフロップ出力を母線電流値と
   することを特徴とする絶縁型デジタル電流検出器。