JPH02114783A - 画像信号の高能率符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、テレビジョン信号等の画像信号の高能率符
号化装置、特に、サブサンプリングとダイナミックレン
ジに適応した符号化との組み合わせた構成に関する。

〔発明の概要〕

この発明は、ダイナミックレンジに適応した固定長の符
号化で得られたデータがサブサンプリングにより間引か
れるハイブリッドの構成であって、データを効率良く圧
縮でき、また、ブロック毎に発生するデータ量を伝送容
量に応じた略々一定とできる。

〔従来の技術〕

ディジタルビデオ信号を伝送する場合に、伝送されるデ
ータ量を元のデータ量に比して圧縮する方法として、サ
ブサンプリングによって画素を間引き、サンプリング周
波数を低くするものが知られている。サブサンプリング
の一つとして、画像のデータが２に間引かれ、サブサン
プリング点と、補間の時に使用するサブサンプリング点
の位置を示す２ビツトのフラグとを伝送するものが提案
されている。ディジタルビデオ信号の１画素データが８
ビツトの場合、フラグの２ビツトを加えると、１画素当
りが５ビツトとなり、圧縮率が　（５／８）となる。

この従来のサブサンプリングは、サブサンプリングのパ
ターンが常に同じであるので、画像中で物体の輪郭のよ
うな部分では、復元画質の劣化が目立つ問題があった。

特に、サブサンプリングのレートをＡより高くすると、
画質の劣化が著しい欠点があった。

本願出願人は、画像の特徴に適応した任意のサブサンプ
リングのパターンを形成でき、良好な復元画像が得られ
る画像信号の高能率符号化装置を提案している。（特願
昭６２−２０８９５７号明細書参照）。

また、上記の出願明細書に記載された発明と同様の利点
を有し、補間誤差の算出時に実データを使用し、従って
、実時間処理が可能であって、動画像に適用できる画像
信号の高能率符号化装置が本願出願人により、提案され
ている（特願昭６２８５２１０号明細書参照）。

〔発明が解決しようとする課題］ 先に提案されている可変密度サブサンプリングの場合、
適応的に間引き処理がされるために、発生データ量が画
像の相関の程度に応じて大きく変化し、伝送データ量が
略々一定のデータレートが要求される伝送路（例えばデ
ィジタルＶＴＲ）に適用する面で問題があった。また、
伝送容量が小さい場合には、サブサンプリングのみでは
、データ量の削減が不充分であった。

従って、この発明の目的は、レベル方向の圧縮を併用す
ることにより、高い圧縮率を達成でき、また、発生デー
タ量を略々一定とすることができる画像信号の高能率符
号化装置を提供することにある。

〔課題を解決するための手段〕

この発明では、ディジタル画像信号を複数の画素で形成
されるブロック構造に変換し、ブロック内のダイナミッ
クレンジＤＲを検出し、ダイナミックレンジＤＲに応じ
て、元の量子化ビット数より少ない固定の量子化ビット
数ｎをブロック内の画素データに割り当て、量子化コー
ドＤＴを発生する符号化回路２．３．４．５．６．７．
８．９．１０と、 ブロック内の複数の画素８１〜Ｓ１６に関して、夫々の
周辺の複数の画素を使用して受信側でなされるのと同様
の補間の処理を行い、補間により得られたデータと真値
との間の誤差を検出する補間誤差検出回路１７と、 ブロック内の上記誤差に関して、誤差が小さい順序で、
間引き率と対応する個数の量子化コードＤＴを選択的に
出力する回路１４．１９とが備えられている。

〔作用〕

一例として、ディジタルビデオ信号が（４×４）画素の
ブロック構造に変換され、ダイナミックレンジに適応し
た符号化回路に供給される。この符号化回路では、ブロ
ック毎にダイナミックレンジＤＲが検出され、ダイナミ
ックレンジＤＲが量子化ビット数ｎと対応する値で割算
されて、量子化ステップΔが算出される。この量子化ス
テップΔで最小値除去後のデータが量子化される。量子
化ビット数ｎは、固定長例えば２ビツトに設定される。

この符号化回路のｎビットの量子化コードがサブサンプ
リング用のゲート回路１４に供給され、例えば１ブロツ
クの％の画素のデータが間引かれる。一方、ブロック毎
に、受信側で間引かれた画素の補間を行った場合に予測
される誤差が補間誤差検出回路１７で検出される。ブロ
ック内の１６個の画素に関する補間誤差（予測値）が大
きさに応じた順序で並べられる。伝送される８個の画素
として、補間誤差が最も小さいものから順に選択される
。

このサブサンプリング方式は、１画素毎に、間引きにつ
いての判断を行うので、画像の特徴に対する適応性が頗
る良好とできる。

量子化ビット数ｎと間引き率とが固定されているので、
ブロック当たりで発生ずるビット数を略々一定とできる
。また、ＡＤＲＣとサブサンプリングとを併用している
ので、伝送データ量が大幅に圧縮される。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。この説明は、下記の順序に従ってなされる。

ａ、全体の構成及びＡＤＲＣエンコーダｂ、補間誤差検
出回路 Ｃ１変形例 ａ、全体の構成及びＡＤＲＣエンコーダ第１図は、この
発明の一実施例を示し、第１図において、１で示す入力
端子にディジタル画像信号例えばディジタルビデオ信号
が供給される。このディジタルビデオ信号は、−例とし
て１３．５（ＭＨｚ）のサンプリング周波数で、１画素
データが８ビツトとされたものである。

ディジタルビデオ信号がブロック化回路２に供給される
。ブロック化回路２は、第２図に示すように、１フイー
ルド（又は１フレーム）の画像を多数のブロックＢＩＬ
　Ｂ１２．　　・・・・ＢＮＭに細分化する。各ブロッ
クは、第３図に示すように、（４Ｘ４）の構造を有し、
１ブロツクには、１６個の画素データが含まれる。ブロ
ック化回路２から発生するデータの順序は、ブロックの
順序が第２図において矢印で示すものである。ブロック
内では、第３図におけるラインＬ１の最も左側の画素か
ら順にラインＬ２、Ｌ３、Ｌ４と１６個の画素が伝送さ
れる。

ブロック化回路２の出力データが最大値検出回路３及び
最小値検出回路４に供給されると共に、遅延回路５を介
して減算回路６に供給される。最大値検出回路３及び最
小値検出回路４によりブロック毎に最大値ＭＡＸ及び最
小値ＭＩＮが検出される。

最大値ＭＡＸ及び最小値ＭＩＮが減算回路７に供給され
、（ＭＡＸ−ＭＩＮ）で表されるダイナミックレンジＤ
Ｒが減算回路７から得られる。減算回路６には、最小値
ＭＩＮが供給され、減算回路６から最小値除去後の画素
データが得られる。

この画素データが量子化回路８に供給される。量子化回
路８には、量子化ステップ発生回路１０からの量子化ス
テップΔが供給され、最小値が除去されることで正規化
されたデータが量子化ステップΔで除算され、除算結果
が切り捨て処理されることで、量子化コードＤＴが形成
される。量子化コードＤＴは、固定のビット数例えば２
ビツトである。量子化ステップ発生回路１０及び量子化
回路８は、割算回路に限らず、ＲＯＭで構成することが
できる。

ビット数ｎが２ビツトの場合には、第４図に示すように
、ダイナミックレンジＤＲが量子化ステップΔにより４
個のレベル範囲に分割され、最小値除去後のデータの値
に応じて２ビツトの量子化コードＤＴが割り当てられる
。復元レベルは、量子化ステップの幅の中央である。

ダイナミックレンジＤＲ及び最小値ＭＩＮが遅延回路１
１及び１２を夫々介してフレーム化回路１５に供給され
る。量子化回路８からの量子化コードＤＴが遅延回路１
３を介してサブサンプリング用のゲート回路１４に供給
される。遅延回路１３の遅延量ＤＬ３は、（４ＬＤ−１
−４３Ｄ）に選定されている。ゲート回路１４には、後
述のように形成されたゲート信号が供給され、ゲート回
路１４から選択的に量子化コードＤＴが発生する。この
ゲート回路１４の出力信号がフレーム化回路１５に供給
される。ゲート信号は、伝送及び間引きを示すビットマ
ツプであり、このビットマツプもフレーム化回路１５に
供給される。

ダイナミックレンジＤＲ（８ビット）、最小値ＭＩＮ　
（８ビツト）、サブサンプリングされた量子化コード（
１６Ｘ２×ｙ２＝１６ビツト）、ピットマップ（１６ビ
ツト）がフレーム化回路１５によりフレーム構成の伝送
データに変換される。フレーム化回路１５では、必要に
応じてエラー訂正の符号化がされる。フレーム化回路１
５の出力端子１６に伝送データが取り出される。ダイナ
ミックレンジＤＲ１最小値ＭＩＮ、最大値ＭＡＸの内、
任意の二つのデータを伝送すれば良い。

ＡＤＲＣで発生した量子化コードの伝送及び間引きを制
御するゲート信号は、補間誤差の大きさに応じて発生ず
る。受信側で間引かれた画素のデータを補間する方式と
同一の補間方式が補間誤差の検出に適用される。

ブロック化回路２からのブロックの順序に変換されたデ
ィジタルビデオ信号が補間誤差検出回路１７に供給され
る。補間誤差検出回路１７で検出された補間誤差がメモ
リ１８に供給され、メモリ１８には、１ブロツクの１６
個の画素と夫々対応する補間誤差が記憶される。この場
合、ブロック毎に１個の基本画素は、必ず伝送されるの
で、他の画素に関しての補間誤差の検出と記憶とを行っ
ても良い。メモリ１８から読み出された補間誤差がゲー
ト信号発生回路１９に供給される。

ゲート信号発生回路１９では、得られた１６個の補間誤
差の中で、補間誤差が小さい順に８個の画素を特定する
。この８個の画素の量子化コードＤＴをゲート回路１４
を介して伝送するためのゲト信号が形成される。

ｂ、補間誤差検出回路 補間誤差検出回路１７の一例を第５図に示す。

プロ・ンク化回路２からのディジタルビデオ信号が供給
される入力端子３０に対して、順番に遅延回路３１．３
２．３３．３４．３５．３６．３７．３８．３９．４０
．４１．４２が直列に接続される。遅延回路３１及び３
３は、ライン遅延回路であり、Ｌ　Ｄで示ず１ライン分
の遅延量を有している。遅延回路３２ば、２ＬＤの遅延
量を有する。

遅延回路３４〜４１は、ＳＤで示すサンプリング期間の
遅延量を有している。遅延回路４２は、４ＳＤの遅延量
を有する。

第６図は、１ブロツクの画素の配列を示し、水平方向の
画素の間隔がサンプリング期間ＳＤであり、垂直方向の
画素の間隔がライン期間ＬＤである。ブロック内では、
Ｓｌ、Ｓ２、Ｓ３、・・・・Ｓ１５、Ｓ１６の順序で画
素データが伝送される。この（４Ｘ４）８のブロック内
の各画素に付された記号（△、・、口、×、○）の夫々
は、受信側でなされる補間の処理の違いを表している。

補間誤差検出回路１７は、以下に説明するように、受信
側と同様の補間処理を行って、画素データの真値との差
（補間誤差）を検出する。

まず、○で示される画素Ｓ１は、４ライン毎及び４画素
毎に位置する基本画素を表す。この１６個の画素毎に１
個の割合の基本画素は、間引かれずに必ず伝送される。

従って、補間誤差は、当然０である。

△で表される画素Ｓ５、Ｓ７、：上下のラインに夫々位
置する画素データの平均値と比較される。

・で表される画素Ｓ９：上下の２ライン離れたラインに
夫々位置する画素の平均値と比較される。

口で表される画素Ｓ３、Ｓ１１；左右の２画素能れて位
置する画素の平均値と比較される。

×で表される画素Ｓ２、Ｓ６．５ＩＯ１Ｓ１４、Ｓ４、
Ｓ８、Ｓ１２、Ｓ１６：左右に隣接する画素の平均値と
比較される。

遅延回路３１〜４２の所定の出力信号が第１の入力端子
ａＯ〜第７の入力端子ａ６に供給されるセレクタ４３及
び４４ば、補間値を演算するのに使用される二つの画素
データを取り出すために設けられている。セレクタ４３
及び４４は、ＲＯＭ４５からのセレクタ制御信号で制御
される。２０Ｍ４５には、端子４６及び４７からブロッ
ク化回路２の出力信号と同期したサンプリング周期のサ
ンプリングクロック及びブロック周期のブロッククロッ
クが供給される。

第７図は、ＲＯＭ４５の一例を示し、５３は、ＲＯＭ４
５のアドレスカウンタである。ＲＯＭ４５には、１ブロ
ツクの画素８１〜Ｓ１６の夫々の位置と対応して、３ビ
ツトのセレクタ制御信号が格納されている。但し、第７
図では、簡単のため、（０００）（００１）（０１０）
　　・・・・・・〜１４＝ （１１０）の３ビツトをＯ１■、２、・・・・６と示し
ている。セレクタ制御信号がＯの時に、セレクタ４３及
び４４は、入力端子ａＯに供給されているデータを選択
的に出力し、同様に、セレクタ制御信号の１から６に応
じて〜セレクタ４３及び４４ば、入力端子ａ１からａ６
に供給されているデータを選択的に出力する。

第７図に示すＲＯＭ４５からのセレクタ制御信号から分
るように、ブロック内の各画素が注目画素の時、即ち、
遅延回路３７の出力側に注目画素のデータが発生ずる時
に、これらのセＬ−クタ４３及び４４が補間値を形成す
るためのだ二つの画素データを選択的に出力する。

セレクタ４３及び４４から取り出されたニーつの画素デ
ータが加算回路４８に供給され、加算回路４８の出力信
号がＡ倍回路４９に供給され、２倍回路４９から補間値
が出力される。この補間値が減算回路５０に供給される
。減算回路５０の他方の入力信号として、遅延回路３７
及び３８の接続点から取り出された注目画素のデータが
供給される。従って、減算回路５０の出力信号として、
真値と補間値との差が発生し、この差が絶対値化回路５
１に供給される。絶対値化回路５１からの補間誤差が出
力端子５２に取り出される。この補間誤差が第１図に示
すように、メモリ１８に供給され、■ブロック分の補間
誤差がメモリ１８に貯えられる。

第６図に示される画素３１〜Ｓ１６の夫々が注目画素の
時に、セレクタ４３及び４４が選択する二つの画素デー
タに関して、以下に説明する。

画素Ｓ１が注目画素の時に、０のセレクタ制御信号が発
生し、セレクタ４３及び４４は、遅延回路３７の出力側
から入力端子ａＯに供給されている注目画素のデータを
選択的に出力する。画素Ｓ１は、必ず伝送される基本画
素であり、補間誤差は、常にＯである。

画素Ｓ２が注目画素の時に、１のセレクタ制御信号が発
生する。セレクタ４３０入力端子ａ１には、遅延回路３
８からの１サンプリング期間（ＩＳＤ）前の画素Ｓ１の
データが供給されており、セレクタ４４の入力端子ａ１
には、遅延回路３６の出力側から画素Ｓ２に対して、Ｉ
ＳＤ後の画素Ｓ３が供給されている。従って、これらの
二つの画素Ｓ１及びＳ３のデータがセレクタ４３及び４
４により、夫々選択される。

画素Ｓ３が注目画素の時に、２のセレクタ制御信号が発
生する。セレクタ４３の入力端子ａ２には、画素Ｓ３の
２ＳＤ前の画素Ｓ１のデータが遅延回路３９から供給さ
れており、セレクタ４４の入力端子ａ２には、画素Ｓ３
に対して、１４ＳＤ後の画素Ｓ１７が遅延回路３３の途
中の段階から供給されている。即ち、遅延回路３４．３
５．３６．３７により、４ＳＤの遅延量が発生し、遅延
回路３３の途中の段階で、遅延回路３３の出力側に対し
てｌ０３Ｄの遅延量が発生する。従って、これらの二つ
の画素Ｓ１及びＳ１７のデータがセレクタ４３及び４４
により、夫々選択される。

画素Ｓ４が注目画素の時に、３のセレクタ制御信号が発
生ずる。セレクタ４３の入力端子ａ３には、遅延回路３
８からのＩＳＤ前の画素Ｓ３のデータが供給されており
、セレクタ４４の入力端子ａ３には、画素Ｓ４に対して
、１３ＳＤ後の画素Ｓ１７が遅延回路３３の途中の段階
から供給されている。即ち、遅延回路３４．３５．３６
．３７により、４ＳＤの遅延量が発生し、遅延回路３３
の途中の段階で、遅延回路３３の出力側に対して９ＳＤ
の遅延量が発生する。これらの二つの画素Ｓ３及びＳ１
７のデータがセレクタ４３及び４４により、夫々選択さ
れる。

画素Ｓ５が注目画素の時に、４のセレクタ制御信号が発
生ずる。セレクタ４３の入力端子ａ４には、遅延回路４
１からの４ＳＤ前の画素Ｓ１のデータが供給されており
、セレクタ４４の入力端子ａ４には、画素Ｓ５に対して
、４ＳＤ後の画素Ｓ９が遅延回路３３の出力側から供給
されている。

従って、これらの二つの画素Ｓ１及びＳ９のデータがセ
レクタ４３及び４４により、夫々選択される。

画素Ｓ６が注目画素の時に、１のセレクタ制御信号が発
生ずる。セレクタ４３の入力端子ａ１には、遅延回路３
８からのＬＳＤ前の画素Ｓ５のデータが供給されており
、セレクタ４４の入力端子ａ１には、画素Ｓ６に対して
、ＬＳＤ後の画素Ｓ７が供給されている。従って、これ
らの二つの画素Ｓ５及びＳ７のデータがセレクタ４３及
び４４により、夫々選択される。

画素Ｓ７が注目画素の時に、４のセレクタ制御信号が発
生する。セレクタ４３の入力端子ａ４には、遅延回路４
１からの４ＳＤ前の画素Ｓ３のデータが供給されており
、セレクタ４４の入力端子ａ４には、画素Ｓ７に対して
、４ＳＤ後の画素Ｓ１１が遅延回路３３の出力側から供
給されている。

従って、これらの二つの画素Ｓ３及びＳｌｌのデータが
セレクタ４３及び４４により、夫々選択される。

画素Ｓ８が注目画素の時に、３のセレクタ制御信号が発
生ずる。セレクタ４３の入力端子ａ３には、遅延回路３
８からのＩＳＤ前の画素Ｓ７のデータが供給されており
、セレクタ４４の入力端子ａ３には、画素Ｓ８に対して
、１３ＳＤ後の画素Ｓ２１が遅延回路３３の途中の段階
から供給されている。従って、これらの二つの画素Ｓ７
及びＳ２１のデータがセレクタ４３及び４４により、夫
々選択される。

画素Ｓ９が注目画素の時に、５のセレクタ制御信号が発
生ずる。第５図に示すように、セレクタ４３の入力端子
ａ５には、遅延回路４２から８ＳＤ前の画素Ｓ１のデー
タが供給されており、セレクタ４４の入力端子ａ５には
、（４ＬＩ）−３３Ｄ）後の画素Ｓｔのデータが供給さ
れている。第６図に示されるブロックの下のブロックに
おいて、画素Ｓ９から４ＬＤ後の画素の位置は、画素Ｓ
９と対応する画素（図示せず）である。この画素に対し
て、画素Ｓｉは、ＢＳＤ前である。遅延回路３１．３２
．３３により４ＬＤの遅延量が発生し、また、遅延回路
３４．３５．３６．３７により４ＳＤの遅延量が発生す
る。従って、遅延回路３１の入力側に対して一１２３Ｄ
の位置からの出力信号がセレクタ４４の入力端子ａ５に
供給される。

セレクタ４３及び４４は、画素Ｓ１及びＳｉのデ２　〇
− 一夕を夫々選択する。

画素Ｓ１０が注目画素の時に、１のセレクタ制御信号が
発生する。セレクタ４３０入力端子ａ１には、遅延回路
３８からのＬＳＤ前の画素Ｓ９のデータが供給されてお
り、セレクタ４４０入力端子ａ１には、画素Ｓ１０に対
して、ＬＳＤ後の画素Ｓｌｌが供給されている。従って
、これらの二つの画素Ｓ９及びＳｌｌのデータがセレク
タ４３及び４４により、夫々選択される。

画素Ｓｌｌが注目画素の時に、２のセレクタ制御信号が
発注する。セレクタ４３０入力端子ａ２には、画素Ｓｌ
ｌの２ＳＤ前の画素Ｓ９のデータが遅延量ＦＩＦＩ３９
から供給されており、セレクタ４４の入力端子ａ２には
、画素Ｓｌｌに対して、１ｄＳＤ後の画素Ｓ２５が遅延
回路３３の途中の段階から供給されている。従って、こ
れらの二つの画素Ｓ９及びＳ２５のデータがセレクタ４
３及び４４により、夫々選択される。

画素Ｓ１２が注目画素の時に、３のセレクタ制御信号が
発生する。セレクタ４３の入力端子ａ３には、遅延回路
３８からのＩｓＤ前の画素Ｓｌｌのデータが供給されて
おり、セレクタ４４の入力端子ａ３にば、画素３１２に
対して、１３ＳＤ後の画素Ｓ２５が遅延回路３３の途中
の段階から供給されている。従って、これらの二つの画
素Ｓ１１及びＳ２５のデータがセレクタ４３及び４４に
より、夫々選択される。

画素Ｓ１３が注目画素の時に、６のセレクタ制御信号が
発生する。セレクタ４３の入力端子ａ６には、遅延回路
４１から４ＳＤ前の画素Ｓ９のデータが供給されており
、セレクタ４４の入力端子ａ６には、（４ＬＤ−１２３
Ｄ）後の画素Ｓｉのデータが供給されている。第６図に
示されるブロックの下のブロックにおいて、ＪＬＤ後の
画素の位置は、画素３１３と対応する画素（図示せず）
である。この画素に対して、画素Ｓｔは、１２ＳＤ前で
ある。遅延回路３１．３２．３３により４ＬＤの遅延量
が発生し、また、遅延回路３４．３５．３６．３７によ
り４ＳＤの遅延量が発生する。

従って、遅延回路３１の入力側に対して一１６３Ｄの位
置からの出力信号がセレクタ４４の入力端子ａ６に供給
される。これらの画素Ｓ９及びＳｉのデータがセレクタ
４３及び４４により、夫々選択される。

画素Ｓ１４が注目画素の時に、１のセレクタ制御信号が
発生する。セレクタ４３の入力端子ａ１には、遅延回路
３８からのＬＳＤ前の画素Ｓ１３のデータが供給されて
おり、セレクタ４４の入力端子ａ１には、画素ＳＬ４に
対して、］、ＳＤ後の画素Ｓ１５が供給されている。従
って、これらのつの画素Ｓ１３及びＳ１５のデータがセ
レクタ４３及び４４により、夫々選択される。

画素Ｓ１５が注目画素の時に、６のセレクタ制御信号が
発生ずる。セレクタ４３の入力端子ａ６には、遅延回路
４１から４ＳＤ前の画素Ｓｌｌのデータが供給されてお
り、セレクタ４４の入力端子ａ６には、（４ＬＤ−１２
３Ｄ）後の画素Ｓｋのデータが遅延回路３１の入力側に
対して一１６３Ｄの位置から供給される。ごれらの画素
Ｓｌｌ及びＳｋのデータがセレクタ４３及び４４により
、夫々選択される。

画素３１６が注目画素の時に、３のセレクタ制御信号が
発生ずる。セレクタ４３の入力端子ａ３には、遅延回路
３８からのＬＳＤ前の画素Ｓ１５のデータが供給されて
おり、セレクタ４４の入力端子ａ３には、画素Ｓ１６に
対して、１３ＳＤ後の画素３２９が遅延回路３３の途中
の段階から供給されている。従って、これらの二つの画
素Ｓ１５及び３２９のデータがセレクタ４３及び４４に
より、夫々選択される。

Ｃ９変形例 この発明は、ブロック化されたデータをバッファメモリ
に貯え、補間誤差を求めるために必要とされるデータを
バッファメモリから取り出すようにしても良い。

また、補間誤差を検出するのに、減算回路７からの最小
値除去後のデータ或いは量子化回路８からの量子化コー
ドＤＴを使用しても良い。更に、ＡＤＲＣのローカルデ
コーダを設け、ＡＤＲＣ復号された値から補間誤差を検
出しても良い。

補間方式としては、二つの画素の平均値に限らず、周囲
４点の画素のデータの平均値を使用しても良い。

〔発明の効果〕

この発明に依れば、画像の特徴に良く合致したサブサン
プリングとレベル方向の圧縮を行うＡＤＲＣとを併用し
ているので、圧縮率を高くすることができる。この発明
は、ＡＤＲＣの量子化ビット数が固定であり、サブサン
プリングの間引き率が固定であるので、発生データ量が
略々一定に制御でき、発生データ量が伝送容量を超えな
いことが要求されるディジタルＶＴＲのような伝送路に
通用して効果的である。更に、伝送及び間引きの判断が
補間誤差の大きさに応じてなされるので、受信側での復
元画像の画質を良好とできる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図及び
第３図はこの一実施例におけるブロックの一例の説明に
用いる路線図、第４図は可変長量子化の説明に用いる路
線図、第５図は補間誤差検出回路の一例のブロック図、
第６図は補間処理の説明に用いる画素データの配列を示
す路線図、第７図はセレクタ制御信号を発生ずるための
構成を示すブロック図である。 図面における主要な符号の説明 １：入力端子、 ２ニブロック化回路、 ３：最大値検出回路、 ４：最小値検出回路、 ８：量子化回路、 １４：ゲート回路。 １７：補間誤差検出回路、 １９：ゲート信号発生回路。 代理人　　　弁理士　杉　浦　正　知 Ｌ９ ト−ＪＩＮ℃八拍 −十一一 ＋ 特許庁長官　吉　１）文　毅　殿 昭和６３年１０月２５日提出の特許１！ｌｌ　（２）２
、発明の名称　　画像信号の高能率符号化装置３、補正
をする者 事件との関係　　特許出願人 住所　東京部品用区北品用６丁目７番３５号名称（２１
８）ソニー株式会社 代表取締役　大　賀　典　雄 ４、代理人　〒１７０ 住所　東京都豊島区東池袋１丁目４８番１０号７、補正
の内容 （１）特許請求の範囲を別紙の通り訂正する。 （２）明細書中、第５頁１８行、「出力する回路」を「
間引く回路」と訂正する。 （３）同、第６＠１９行、「伝送される」を「間引かれ
る」と訂正する。 （４）同、第１２頁６行、ｒ１４を介して伝送する」を
「１４により間引く」と訂正する。 ６補正の対象 明細書の特許請求の範囲の欄及び発明の詳細な、特許請
求の範囲 ディジタル画像信号を複数の画素で形成されるブロック
構造に変換し、上記ブロック内のダイナミックレンジを
検出し、上記ダイナミックレンジに応して、元の量子化
ピント数より少ない量子化ピント数を」二記ブロンク内
の画素データに割り当て、量子化コードを発生する符号
化手段と、上記ブロック内の複数の画素に関して、夫々
の周辺の複数の画素を使用して受信側でなされるのと同
様の補間の処理を行い、上記補間により得られたデータ
と真値との間の誤差を検出する補間誤差検出手段と、 上記ブロック内の上記誤差に関して、上記誤差が小さい
順序で、所定の個数の量子化コードを選択的に間引く手
段と を備えたことを特徴とする画像信号の高能率符号化装置
。 手続補正書 平成　元年　８月３１日 昭和６３年特許願第２６８８９４号 ２、発明の名称 画像信号の高能率符号化装置 ３、補正をする者 事件との関係　　特許出願人 住所　東京部品用区北品用６丁目７番３５号名称（２１
８）ソ　ニー株式会社 代表取締役　大　賀　典　雄 ４、代理人　〒１７０ 住所　東京都豊島区東池袋１丁目４８番１０号６、補正
の対象 明細書の発明の詳細な説明の欄 ７、補正の内容 （１）明細書中、第１２頁７行、「形成される。」の後
に下記を加入する。 「但し、各基本画素○については、予測誤差が０となる
が、この基本画素は例外して扱い、基本画素データはゲ
ーＩ・回路１４を通過するようゲート信号発生回路１９
を制御する必要があるのは言うまでもない。」 以上

Claims (1)

1. 【特許請求の範囲】 　ディジタル画像信号を複数の画素で形成されるブロッ
   ク構造に変換し、上記ブロック内のダイナミックレンジ
   を検出し、上記ダイナミックレンジに応じて、元の量子
   化ビット数より少ない量子化ビット数を上記ブロック内
   の画素データに割り当て、量子化コードを発生する符号
   化手段と、上記ブロック内の複数の画素に関して、夫々
   の周辺の複数の画素を使用して受信側でなされるのと同
   様の補間の処理を行い、上記補間により得られたデータ
   と真値との間の誤差を検出する補間誤差検出手段と、 上記ブロック内の上記誤差に関して、上記誤差が小さい
   順序で、所定の個数の量子化コードを選択的に出力する
   手段と を備えたことを特徴とする画像信号の高能率符号化装置
   。