JPH02113727A - 並列型ａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概　要１ 並列型Ａ／Ｄ変換器の障害検出回路に関し、高精度な障
害検出を短時間のうちに行うことを目的とし、 一方の入力端子に所定の入力電圧が供給され他方の入力
端子が複数個の基準電圧供給端子のうちの１つに接続さ
れる複数個の比較器と、該比較器の各出力の論理和をと
る手段と、該比較器の各出力の論理積をとる手段とをそ
なえ、該複数個の基準電圧供給端子に共通の電圧を与え
たときの該論理和および該論理積をとる手段の各出力か
ら、その障害検出を行うように構成される。

〔産業上の利用分野〕

本発明は並列型Ａ／Ｄ変換器に関し、特にその障害を検
出する回路を有する並列型Ａ／Ｄ変換器に関する。

〔従来の技術〕

近年、各種制御・処理装置、家電製品などにおいてディ
ジタル信号処理化が進んでいるが、これに伴いアナログ
からディジタルへの橋渡しとしてのＡ／Ｄ変換器が大量
に必要とされ、その低価格化が要求されている。ここで
上記並列型Ａ／Ｄ変換器は、この種のＡ／Ｄ変換器の中
では高速な部類に属するものである。

第４図は従来技術としての並列型Ａ／Ｄ変換器の構成を
例示するもので、ここでは４ビツトの並列型Ａ／Ｄ変換
器が示されている。該第４図中、ＣＪＩＰ　、乃至Ｃ肝
１．はそれぞれ比較器であって、該各比較器の一方の入
力端子にはＡ／Ｄ変換されるべき入力電圧Ｖ　（ｎが入
力され、該各比較器の他方の入力端子には、その両端端
子に所定の基準電圧（ＶｒＧｆ、）および（ｖｒｅｒ−
）が供給される抵抗列からの各タップ端子Ｎ１乃至Ｎ１
５がそれぞれ接続される。なお図中、該両端端子および
該各タップ端子間の各抵抗がｒとして示されている。

このようにして上記入力電圧Ｖ、、（Ｖ、、、−≦■８
．．≦Ｖ　ｒ　ａ　ｒ　＋の関係にあるものとする）を
、上記各比較器ＣＭＰ、乃至ＣＭＰ　＋　ｓにおいて、
該各基準電圧（Ｖｒｅｒ。）と（ｖｒｅｒ−）との電位
差を上記抵抗列で分圧した各タップ電圧ＶＮｉ（＋−１
〜１５）−Ｘ　［（ｖｒａｒ。）　　−（ｖｒａｒ−）
　）　＋　（ｖｒａｒ−）と比較し、その比較結果をエ
ンコーダＥ１の各入力端子（Ｄ、乃至Ｄ　Ｉ５）に入力
してその入力データに対応する２進コード（この場合４
ビツトの２進コードＱ。乃至Ｑ３）に変換する。

すなわち、いま仮にｖ、ｉ≦Ｖ７．、＜ＶＮｔｔ−ｎで
あれば、上記各比較器中ＣＭＰ　、１１２．乃至ＣＭＰ
Ｉ５の各出力はロウレベルとなり、一方ＣＭＰ　、乃至
ＣＪＩＰ、の各出力はハイレベルとなって、該比較器の
出ノｊレベルがＣＭＰ、とＣＭＰｔ＋、＋＋　　とを境
にして変化することとなる。したがってこれらの比較器
の各出力を上記エンコーダＥ１で検出することによって
、該エンコーダＥ１からコー１’（ｉｉの２進コード（
ディジタルコ−１・）を出力することができる。

この結果、比較器のオフセットがなく、抵抗ｒがすべて
均一であれば出力コードの変化点は前述の■□、となる
が、実際には抵抗値のばらつき、比較器のオフセットな
どにより上記ＶＮ８からずれる。

したがってこのようなことに起因して所定の許容値より
も大きな誤差をもったＡ／Ｄ変換器のサンプル、あるい
は動作障害を起こしているサンプルは、不良品としてふ
るい落とさなくてはならない。

この場合、特に比較器は回路が複雑であるため障害を起
こし易く、そのためその障害検出は重要な課題とされて
いる。

ここで従来は、かかる障害検出は、各比較器１つずつに
ついて所定の測定をすることによって行っていた。しか
し上記比較器の個数は該Ａ／Ｄ変換器の分解能をｎビッ
トとすると、その総数は（２”−１）個となるため、測
定に多くの時間を要しコストアップとなるという問題点
があった。

〔発明が解決しようとする課題〕

本発明はかかる課題を解決するためになされたもので、
上記並列型Ａ／Ｄ変換器における各比較器の測定（すな
わち障害検出）を高精度で短時間に行い、測定コストの
低減をはかることを目的とする。

（課題を解決するだめの手段〕 第１図は本発明に係る並列型Ａ／Ｄ変換器の原理構成を
示す図であって、−］二二組４図に示される従来回路に
対してアンド回路Ｕ２とノア回路ｔＪ　１が追加されて
おり、両回路とも全比較器ＣＭＰＩ乃至ＣＰＭ＋ｓの出
力を入力とする。したがって全比較器の出力がすべてハ
イレベルとなると該アンド回路の出力端子Ｔ１にはハイ
レベル信号が出力され、−刃金比較器の出力がすべてロ
ウレベルとなると該ノア回路の出力端子Ｔｏにハイレベ
ル信号が出力され、それ以外の場合には該両回路の出力
端子Ｔ１．ＴＯからともにロウレベルの信号が出力され
る。

このように上記アンド回路Ｕ２（各比較器の出力の論理
積をとる手段）と上記ノア回路Ｕ１．（各比較器の出力
の論理和をとる手段）は、全比較器の出力がずべてハイ
レベル又はロウレベルニナったことを検出するものであ
り、したがって上記ノア回路Ｕ１をオア回路とし一方上
記アンド回路Ｕ２をナンド回路としても、上記各端子１
゛ＯＴ１からの出力信号のレベル状態が上記第１図の場
合と逆になるだけで、その検出機能は保たれる。

［作　用〕 Ｌ記第１図に示される構成によれば、全比較器カスべて
ハイレベル又はロウレベルになったことを検出するだめ
の論理和手段０１および論理積手段Ｕ２を設けているた
め、該比較器の障害検出時に上記抵抗の両端端子（Ｖｒ
ｅｒ。とＶ　ｒｅｆ−の供給端子）を共通接続し、全比
較器に同一の電圧が加わるようにした場合（ずなわちＶ
　ｒ　−Ｖ　ｒａｆ。−Ｖ　ｒｅｆとした場合）、仮に
各比較器にオフセット電圧が全くなければ、 ■１．．≧■１のときには全比較器の出力がハイレベル
となり、各出力端子ＴＯおよびＴ１からの出力信号はそ
れぞれロウレベルおよびハイレベルとなる。

一方、■、。〈■、のときには、全比較器の出力がロウ
レベルとなり、各出力端子ＴＯおよびＴ１からの出力信
号はそれぞれハイレベルおよびロウレベルとなる。

しかし現実には各比較器には多少のオフセット電圧が生
ずるため、当該Ａ／Ｄ変換器の仕様から決まる比較器の
許容オフセント電圧を■。、として次のような測定を行
う。

すなわち上記許容オフセット電圧を■。ｒとし、Ｖ　ｒ
−Ｌｌｌｆｔ−Ｖｒｅｆ−とじたときに、■　Ｖ、ゎ≧
Ｖ、＋Ｖｏ、のときに、各出力端子ＴＯおよびＴ１から
の出力信号がそれぞれロウレベルおよびハイレベルとな
り、 ■　一方■、、、≦Ｖ、Ｖ。、のときに、各出力端子′
Ｉ゛０およびＴ１からの出力信号がそれぞれハイレベル
およびロウレベルとなれば、すべての比較器のオフセッ
ト電圧は許容値以下となり、全比較器に障害がないこと
が判る。そしてト記■、■の条件をみたさなければ、当
該Ａ、／Ｄ変換器内の比較器に障害があることが判る。

このようにして上記■、■の量目の測定によって該Ａ／
Ｄ変換器における比較器の障害検出が可能となり、その
検出時間の大巾な短縮が可能となる。

（実施例〕 第２図は上記第１図における論理和手段Ｕ１および論理
積手段Ｕ２の具体的な構成例を示すもので、ＴＰ、乃至
Ｔｈｓはそのゲートがそれぞれ比較器ＣＭＰ　、乃至Ｃ
ＭＰ　ｌｓの出力側に接続されたＰチャネルトランジス
タ、ＴＮ、乃至ＴＮ、、はそのゲートがそれぞれ比較器
ＣＭＰ　＋乃至ＣＭＰ、５の出力側に接続されたＮチャ
ネルトランジスタであって、該Ｐチャネルトランジスタ
ＴＰ、乃至ＴＰ＋ｓおよび該ＮチャネルトランジスタＴ
Ｎ、乃至ＴＮＴｓのソース・ドレイン側はそれぞれ所定
の電源に対し並列的に接続され、これらによって上記論
理積手段および論理和手段が構成される。

ここで上述したように該比較器の許容オフセット電圧を
Ｖｏｆとし、■、−Ｖ　１　＠　ｆ＋　−Ｖ　ｒ　ｏ　
ｆ−としたときに、すべての比較器が正常であれば、■
　Ｖｉ、１−Ｖｒ＋Ｖｏｒとしたとき、すべての比較器
の出力はハイレベルとなり、したがって該Ｐチネルトラ
ンジスタＴＰ、乃至ＴＰ、、はすべてカットオフとなり
、そのドレイン側に接続した端子Ｔ１に流れる電流は零
になり、 ■　またＶ、、、−Ｖｒ、−Ｖ、、、としたときには、
すべての比較器の出力はロウレベルとなり、したがって
該ＮチャネルトランジスタＴＮ、乃至ＴＮ、、はずべて
カットオフとなり、そのドレイン側に接続した端子Ｔｏ
に流れる電流が零となる。

そしてもし正常でない比較器が一つでもあれば、」二組
■において端子Ｔ１に流れる電流又は上記■において端
子′ＦＯに流れる電流が零とならないので、これを上記
各端子に接続した電流計で検出することによって当該Ａ
／Ｄ変換器における比較器の障害検出を行うことができ
る。

更に上記第２図に示される回路の応用例としては、上記
入力電圧■、。を上記■１を中心としてその近傍で（例
えばＶ、−Ｖ。、からＶゎ＋■。、まで）変化させたと
きの、上記各端子ＴｏおよびＴ１を流れる電流値の変化
状態（第３図の曲線ＴＯおよびＴＩ参照）をみることに
よって、各入力端子■、わが入力されたときにおけるハ
イレベル出力の比較器とロウレベル出力の比較器との割
合を知ることができ、それによって全比較器におけるオ
フセット電圧の分布を調査することができる。すなわち
上記第３図に示される曲線ＴＯおよびＴ１によって示さ
れる電流値が上記中心点■、の近傍で急峻に変化するほ
ど該比較器のオフセット電圧のばらつきが少ないことを
示しており、該曲線ＴＯおよびＴ１の変化が緩やかであ
ったり、上記中心点■１の位置からずれた点で変化して
いる場合には、該比較器のオフセット電圧のばらつきが
大きく、あるいは全体的に偏移していることになり、該
比較器を設計する上での参考データとすることができる
。

また仮にＶ　ｒ　ａ　ｆ　＊　＞　Ｖ　ｒ　ｏ　ｆ−と
してｔｇ７ｏ変換器を通常動作させたときに、上記端子
ＴｏまたはＴＩに流れる電流が零になったとすれば、前
者の場合は上記入力電圧Ｖ　ｉ　ｎがＶｒ□−側フルス
ケールに達したこと（具体的にはタンプ端子Ｎ、に対応
する電圧■１以下になったこと）を示し、また後者の場
合は上記入力電圧■、、、がＶ　ｒａｆ。側フルスケー
ルに達したこと（具体的にはタップ端子Ｎ　＋ｓに対応
する電圧Ｖ　Ｉｉ　＋　ｓ以上になったこと）を示すご
とになる。換言すれば該入力電圧Ｖ、わがＡ／Ｄ変換さ
れる範囲からずれたことを意味しており、したがって」
二組それぞれの場合について、所謂アンダーフロラ信号
およびオーバーフロラ信号を出力させるようにすること
もできる。

［発明の効果］ 本発明によれば、単に量目の測定により並列型Ａ／Ｄ変
換器における全部の比較器のオフセット電圧のチェンク
が可能となるため、短時間で高精度な障害検出テストが
可能となり、その結果、並列型Ａ／Ｄ変換器の低価格化
ｔこ寄与するところが大きい。

【図面の簡単な説明】

第１図は、本発明にかかる並列型Ａ／Ｄ変換器の原理構
成を示す図、 第２図は、第１図における論理和手段および論理積手段
の具体的構成を含む本発明の１実施例を示す回路図、 第３図は、第２図の回路において入力電圧を所定の範囲
で変化させたときの動作説明図、第４図は、従来技術と
しての並列型Ａ／Ｄ変換器の構成を例示する図である。 （符号の説明） ｒ・・・抵抗、 Ｖ　ｒｌｌｉ　＋　Ｖ　ｒｅ。・・・基準電圧、Ｖ　Ｉ
ｎ・・・入力電圧、　　　ＣＭＰＩ〜ＣＭＰｌ、・・・
比較器、Ｕｌ・・・論理和手段、　　Ｕ２・・・論理積
手段、ＴＰ、　−ＴＰ、Ｓ・・・Ｐヂャネルトランジス
タ、ＴＮ＋　”−ＴＮＴｓ・・・Ｎチャネルトランジス
タ、Ｅｌ・・・エンコーダ。

Claims (1)

1. 【特許請求の範囲】 １、一方の入力端子に所定の入力電圧が供給され、他方
   の入力端子が複数個の基準電圧供給端子のうちの１つに
   接続される複数個の比較器と、該比較器の各出力の論理
   和をとる手段と、該比較器の各出力の論理積をとる手段
   とをそなえ、該複数個の基準電圧供給端子に共通の電圧
   を与えたときの該論理和および該論理積をとる手段の各
   出力から、その障害検出を行うようにしたことを特徴と
   する並列型Ａ／Ｄ変換器。 ２、該論理和および該論理積をとる手段がそれぞれ、各
   比較器から出力されるディジタル信号によりそれぞれ活
   性又は非活性に切り替えられる複数個の電流源を並列接
   続した回路により構成される、請求項１に記載の並列型
   Ａ／Ｄ変換器。