JPH02113599A - 電磁波シールド付回路基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子機器に使用される電磁波シールド付回路基
板に関するもので、特に、ワードプロセッサやコンピュ
ータ、ファクシミリなどの電子機器から輻射される不要
電波を抑制する電磁波シールド付回路基板を提供するも
のである。

従来の技術 近年大量に流通しだしたワードプロセッサやコンピュー
タ、ファクシミリなどの電子機器から輻射される不要電
磁波が、電気通信機器や、家電製品、医療機器に誤動作
を生じさせるなどの障害がと で始めている。この問題に対し法規制を厳しくして解決
を図る方向にある。今後生産される電子機器には電磁波
の不要輻射を規制値内に抑制する手段を構しなければな
らなくなった。これまでの電子機器の電磁波不要輻射の
抑制手段は、製品の筐体を金属板で作り電磁波を外部に
出さない構造にする、入出力のリード線をフェライトリ
ングに巻回したり、プリント基板上の電子部品の足にフ
ェライトビーズをはかせたシすることによって電磁波の
不要輻射を抑制する方法などがとられていた０最近では
プリント基板面上に直接導電性を有する塗料を塗布しア
ースに接続することで電磁波の不要輻射を抑制する方法
などがとられている。この種の従来の電磁波シールド付
回路基板の例を第６図に示す。１はフェノール樹脂、ガ
ラス−エポキシ樹脂などからなる絶縁基板、２は絶縁基
板１の表面にエツチングなどにより形成された銅箔など
からなる配線パターン、３は同じく絶縁基板１の表面に
形成された銅箔などからなるアースパターン、４は絶縁
性材料からなるソルダーレジスト、５は絶縁性材料から
なるアンダーコート、６は銅。

銀、カーボンなどの微粒子を主成分とするシールド用導
電層、７はシールド用導電層６を保護するオーバーコー
トである。

このようなシールド用導電層６で覆った電磁波シールド
付回路基板の例は、特開昭６３−１５４９８号公報に開
示されるＥＭＩ対策用回路基板などにみることができる
。

以上のように構成された電磁波シールド付回路基板につ
いて、以下その動作について説明する。

シールド用導電層で覆っていない通常の回路基板では、
不要電磁波の多くは配線パターンから輻射される。この
配線パターン２の上をシールド用導電層６で覆うことに
より、輻射された電磁波はシールド用導電層６で反射、
吸収されて不要輻射は減少する。また、配線パターン２
間に生じるクロストークをシールド用導電層で覆うこと
によって防止し、さらにシールド用導電層６と配勝ハタ
ーン１間に静電容量が形成され、デジタル信号の高周波
成分が吸収されて不要電磁波の輻射は抑制される。

発明が解決しようとする課題 このような従来の技術では、配線パターン１の全部に絶
縁層を介してシールド用導電層６を形成するため、場所
によっては配線パターン１とシールド用導電層６との間
にできるコンデンサの静電容量が大き過ぎて、回路が誤
動作したり機能しなくなるなどの問題が起きる。

本発明はこのような問題点を解決するもので、回路の誤
動作や機能障害を防止し、不要電磁波の輻射を抑制した
電磁波シールド付回路基板を提供することを目的とする
ものである。

課題を解決するための手段 この課題を解決するために本発明では、絶縁基板上に所
定形状に形成された配線パターンと、前記配線パターン
上の各種回路部品および入出力リード線などとの接続部
と前記配線パターンのアースラインの一部を除き絶縁基
板の大部分を覆う絶縁体からなるソルダーレジスト層と
、前記ソルダーレジスト層をやや狭い範囲で覆うアンダ
ーコート層ト、前記配線パターンのアースラインに設け
た前記アンダーコート層除去部分と前記アンダーコート
層の端部からはみださない範囲で前記アンダーコート層
の必要部分とを覆うシールド用導電層と、前記シールド
用導電層の全面を完全に覆う絶縁体からなるオーバーコ
ート層からなり、前記配線パターンと前記シールド用導
電層との間に形成される静電容量は、個々の前記配線パ
ターンの両端に接続される各種回路部品の出力インピー
ダンス、入力インピーダンスにそれぞれ２゜、Ｚ、とす
ると の関係が成立するようにシールド用導電層を形成したも
のである。

作用 この構成により、配線パターンから輻射される電磁波は
シールド用導電層で反射、吸収されて不要輻射は減少す
る０また、配線ノ（ターン間に生じるクロストークをシ
ールド用導電層で覆うことによって防止する。さらにシ
ールド用導電層と配線パターン間に制限された静電容量
のコンデンサが形成されるため、デジタル信号の高周波
成分が吸収されてデジタル信号の立ち上がり、立ち下が
り時の波形の変形が、ある一定の範囲に押さえられるた
め不要電磁波の輻射が抑制されると同時に、回路が誤動
作した９機能しなくなるなどの問題が生じなくなる。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。なお、第６図の符号と同一符号のものは同一部
分を示す。

第１図は本発明の一実施例による電磁波シールド付回路
基板の１１４造を示す構成部分の一部を剥離した斜視図
であり、第１図において、１はフェノール樹脂、ガラス
−エポキシ樹脂などからなる絶縁基板、２は絶縁基板１
の表面にエツチングなどにより形成された銅箔などから
なる配線パターン、３は同じく絶縁基板１の表面に形成
された銅箔などからなるアースパターン、４は絶縁性材
料からなるソルダーレジスト層、５は絶縁性材料からな
るアンダーコート層、６は銅、銀、カーボンなどの微粒
子を主成分とするシールド用導電層、７はシールド用導
電層６を保護するオーバーコート層である。８は銅箔の
露出部分で各種回路部品および入出力リード線などの接
続部や回路の機能検査用のテストパターンなどである。

９はンールド用導゛五層６とアースパターン３の接続部
でアリ、ソルダーレジスト層４．アンダーコート層６は
形成されていない０１Ｑはシールド用導電層６の除去部
分であり、本発明の制限された静電容量値に従い静電容
量が過剰になった部分を除去している。

第２図は、本発明の一実施例による電磁波シールド付回
路基板の構造を示す断面図である。１１はスルーホール
で両面に形成された配線パターン間の電気的な接続や、
回路部品の挿入用の穴として用いられる。

第３図は、本発明の実施例による電磁波シールド付回路
基板の動作を説明するためのデジタル回路に一般的に用
いられる簡単なカウンタ回路図である。このカウンタ回
路はＪＫ−ＦＦ回路１２を三段接続したものである。図
中Ｖｃｃは電源、ｃｐはクロックパルス信号、ＪＫ−Ｆ
Ｆ回路１２中のＣＰはクロックパルス信号の入力、Ｊ、
にはフリップフロップの入力、Ｑ、Ｑはフリップフロッ
プの出力配線に平行した破線はシールド用導電層６の形
成部分を示す。カウンタ回路はＣＰにパルスが２回入力
きれる毎に１回のパルスｋＱから出力するものである。

第４図は、本発明の実施例による電磁波シールド付回路
基板の動作を説明するための第３図に示した回路図のタ
イムチャート図である。横軸は時間、縦軸はＪＫ−ＦＦ
回路１２の入出力信号の有無を示す。図中、実線は本発
明の電磁波シールド付回路基板を用いた場合の信号状態
であυ、破線は従来の電磁波シールド付回路基板を用い
た場合の信号状態である。Ｔおよびｔは各出力信号の入
力信号に対する遅れ時間を示す。

第６図は、デジタル信号波形を示したものである。実線
は本発明のシールド用導電層を設けた場合、−点鎖線は
従来のシールド用導電層を設けた場合、破線はシールド
用導電層なしの場合の波形である。ｖｓＨは上部スレッ
シュホールド電圧、ｖｓＬは下部スレッシュホールド電
圧である。Ｔは本発明のシールド用導電層を設けた場合
の立ち上が９時間、ｔは従来のシールド用溝７Ｅ層を設
けた場合の立ち上が９時間である。

以上のように）’：（ｉ成でれた電磁波シールド付回路
基板について、以下その動作について説明する。

本発明のように、配線パターンとシールド用１層との間
の静電容量を制限することによって、第５図に示すよう
にデジタル信号波形の変形は小さくなジ、信号の立ち上
がりから上部スレッシュホールド電圧までの時間Ｔが従
来例のそれｔに比べ短縮されている。その結果、第４図
のタイムチャートに示すように回路を何段も通すことに
よって信号のタイミングがずれ、それが積算されて誤動
作や機能障害を起こすというようなことは少なくなる。

また、信号波形は、シールド用導電層なしの場合に比べ
、波形が滑らかになり高調波成分が減少していることか
ら電磁波の不要輻射の防止に対する効果は、従来例と差
はあまり生じない。

実施例として、絶縁基板１にガラス−エポキシ系の銅張
積層板を用い、第３図に示す回路のパターンを作製した
。第３図において、ＪＫ−ＦＦ回路１２の初段と第２段
目は接近させて配置し、第３段目のみ離して配置した。

第２段目の出力Ｑ１と第３段目の入力ＣＰとの間を、巾
０．３ｍｍ＋長さ４００　Ｍの引廻しパターン１３をエ
ツチングによって形成した。この回路基板を３枚作製し
、１枚目（Ａ）には、アクリル系樹脂を主成分としたソ
ルダーレジスト層４のみを形成し、２枚目（Ｂ）には従
来の電磁波シールド付回路基板と同様の製法で作製し、
回路部品取付穴全残しほぼ全面にアクリル系樹脂を主成
分としたソルダーレジスト層４゜エポキシ系樹脂を主成
分としたアンダーコート層５、銅の微粉末を導電体とし
エポキシ系樹脂を接着剤としたシールド用導電層６．エ
ポキシ系樹脂を主成分としたオーバーコート層７を順に
形成した。３枚目（Ｃ）は本発明の第１図に示す構造と
同様、第２段目のＪＫ−ＦＦ回路１２の出力Ｑ、に近い
側から約２６０閣の範囲でシールド用導電層６を形成し
た。ソルダーレジスト層４．アンダーコート層６．シー
ルド用導電層６．オーバーコート層７に用いた材料は、
従来例（２枚目（ｂ））に使用したものと同一物である
。この時シールド用導電層６を含むアースパターン３と
引廻しパターン１３との間に生じる静電容量は、ソルダ
ーレジスト層４のみの場合は約５１）Ｆ、従来例は約１
３０ｐＦ　　、本発明の場合的５ｓｐＦであった。

それぞれの基板にＪＫ−ＦＦ回路を組込んだ集積回路、
発振器、電源を接続する。このＪＫ−ＦＦ回路のＣＰ端
子の入力インピーダンス（Ｚ、）は約２ＭΩ、出力端子
Ｑの出力インピーダンス（Ｚｏ）は約１５０Ωである。

従って、１／Ｚ、は１／Ｚ。

に比べて小さく無視できるので、本発明で規定する静電
容量はＣ≦１．Ｉ　Ｘ　１０−’　Ｘ〜ｒ「】７雇石中
９０ｐＦとなる。本発明の実施例はこの規定値以下であ
り、従来例は超えている０発振器は６　ＭＨｚの水晶発
振器を用いた。電源として電池を用い、電源インピーダ
ンスを下げるため、電源パターン。

アースパターンと集積回路間の接続パターンは短かく巾
広くし、集積回路の直近にコンデンサを接続した。この
状態で各基板の第３段目のＪＫ−ＦＦ回路の入力端子Ｃ
Ｐの信号波形を高入力インピーダンスのオシロスコープ
で観察した結果を第６図に示す。シールド用導電層なし
の場合、信号波形は矩形波に近いが立上ジ、立下りで、
オーバーシュートし乱れた波形になっている。この場合
、立上りから上部スレソンユホールド電圧に達するまで
の時間は短かい（約５ｆｉＳ）。全面にシールド用導電
層を形成した従来例の場合、波形は大きくなまり立上り
時間ｔは長く、タイミングのずれが大キ＜（約１ｓｎｓ
）、誤動作２機能障害の原因となる。本発明の場合、ア
ースパターンと引廻しパターン１３間の静電容量はそれ
程大きくなく、信号波形の変形は比較的小さい。立上り
時間Ｔも約１０ｎＳと短かい。

また、これらの回路基板について、電磁波の輻射量を６
１１定した。輻射は長い引廻しパターン１３からのみ施
射されるようにするため、集積回路。

発振器、電源部は、金属筐体で俊うことなどにより実現
できた。測定周波数８０　ＭＨｚ〜１６０ＭＨ２付近で
、導電層なしの場合的３５　ｄＢμ、従来例の場合的１
ｓｄＢμ、本発明の場合的１５ｄＢμで、電磁波の輻射
量は従来例と大差はなかった。

以上のように本発明によれば、配線パターンとシールド
用導電層との間の静電容量を制限することによって、デ
ジタル信号波形の過剰な変形を防止し、信号の伝達の遅
れを抑制して回路の誤動作や機能障害をなくすことが可
能になった。シールド効果は本発明の第１図に示すよう
な、シールド用導電層の一部にシールド用導電層を形成
しない部分を設けても劣化することはなかった。

本発明では、配線パターンとシールド用溝Ｔｆ、Ｎとの
間の静電容量を制限する手段として、シールド用導電層
の一部に導電層を形成しない構造を示したが、ソルダー
レジスト層、アンダーコート層を厚くする構造、ソルダ
ーレジスト層、アンダーコート層の誘電率の小さい材料
を用いた構造、配線パターンの線幅を狭くした構造とし
てもよい。

また、本発明では、フェノール樹脂、エポキシ樹脂など
を主成分とした絶縁基板を用いたが、セラミック基板を
用いることもできる。さらに、本発明の電磁波シールド
付回路基板は、片面基板２両面基板、多層基板のいずれ
でも使用できる。

発明の効果 以上のように本発明によれば、配線パターンとシールド
用導電層との間の静電容量を制限することによって、デ
ジタル信号波形の過剰な変形を防止し、信号の伝達の遅
れを抑制して回路の誤動作や機能障害をなくすることが
可能になった。シールド効果は本発明の第１図に示すよ
うな、シールド用導電層の一部にシールド用導電層を形
成しない部分を設けても劣化することはなかった。

【図面の簡単な説明】

第１図は本発明の一実施例による電磁波シールド付回路
基板の構造を示す描成部分の一部を剥離した斜視図、第
２図は本発明の実施例による’ｉｌｌ磁波シールド付回
路基板の構造を示す断面図、第３図は本発明の詳細な説
明するための簡単なカウンタ回路図、第４図は第３図の
カウンタ回路のタイムチャート図、第６図は本発明の実
施例と従来例とによるデジタル回路の信号波形図、第６
図は従来の電磁波シールド付回路基板の構造を示す断面
図である。 １・・・・・・絶縁基板、２・・・・・・配線パターン
、３・・・・・・アースパターン、４・・・・・・ソル
ダーレジス）ｉ、５・・・・・・アンダーコート層、６
・・・・・・シールド用導電層、７・・・・・・オーバ
ーコート層、８・・・・・・銅箔露出部、９・・・・・
・接続部、１０・・・・・・除去部分、１１・・・・・
・スルーホール　１２・・・・・・ＪＫ−ＦＦ回路、１
３・・・・・・引廻しパターン。 代理人の氏名　弁理士　粟　野　重　孝　ほか１名１図 緯缶αｐ分 ｌθ 第　３　図 兎Ｇ 第　４　図 □吟間

Claims (2)

【特許請求の範囲】
1. （１）絶縁基板上に所定形状に形成された配線パターン
   と、前記配線パターン上の各種回路部品および入出力リ
   ード線などとの接続部と前記配線パターンのアースライ
   ンの一部を除き絶縁基板の大部分を覆う絶縁体からなる
   ソルダーレジスト層と、前記ソルダーレジスト層をやや
   狭い範囲で覆うアンダーコート層と、前記配線パターン
   のアースラインに設けた前記アンダーコート層除去部分
   と前記アンダーコート層の端部からはみださない範囲で
   前記アンダーコート層の必要部分とを覆うシールド用導
   電層と、前記シールド用導電層の全面を完全に覆う絶縁
   体からなるオーバーコート層からなり、前記配線パター
   ンと前記シールド用導電層との間に形成される静電容量
   は、個々の前記配線パターンの両端に接続される各種回
   路部品の出力インピーダンス、入力インピーダンスをそ
   れぞれＺ＿０，Ｚ＿１とすると Ｃ≦１．１×１０＾−＾９×√（１／Ｚ＿０−１／Ｚ＿
   １）（単位：ｙ） であることを特徴とする電磁波シールド付回路基板。
2. （２）請求項１記載の電磁波シールド付回路基板を用い
   た電子機器。