JPH021130A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH021130A JPH021130A JP63178515A JP17851588A JPH021130A JP H021130 A JPH021130 A JP H021130A JP 63178515 A JP63178515 A JP 63178515A JP 17851588 A JP17851588 A JP 17851588A JP H021130 A JPH021130 A JP H021130A
- Authority
- JP
- Japan
- Prior art keywords
- base
- well
- conductivity type
- electrode
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000009792 diffusion process Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 7
- 230000000694 effects Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000283690 Bos taurus Species 0.000 description 1
- 206010011224 Cough Diseases 0.000 description 1
- 206010011878 Deafness Diseases 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
半導体装置及びその製造方法に関し、
遮断周波数の高い４遺の半導体装置とその製造方法を目
的とし、 （１）−４’、！認の半導体基板＋１）上に設けられた
反対導電型のエピタキシャル層が形成された半導体装置
に対し、浅エビタキ７ヤルＪ１の一部に設けられたー導
ｌＪＬ型のウェル（４）と、該ウェルの所定領域に設け
られた反対導電型のベース拡散Ｊｉ （５）と、前記ウ
ェル表面であってＡｔｉ記ベース拡散ｆ−との境界部に
、該ベース拡散ノーにまたがって形成された反対導電型
のコンタクト用ドープ領域（８）と、咳ドープ領域上に
設けられたベース電極（７）と、ｌ！ｒ記ベース拡散層
上部の前記ベース電極のない部分に設けられた一導電型
のエミッタ拡散領域（９）と、前記ウェル上部の前記ベ
ース電極のない部分に設けられた一導電型のコレクタ拡
散領域（ＩＧとを有することを特徴とする半導体装置、
及び （２）一導電型の半導体基板（１）上に反対導電型のエ
ピタキシャル層が形成され死生導体装置に対し、該エピ
タキシャル層の一部に一導ｔｍのウェル（４）を形成す
る工程と、該ウェルの一部に反対導電型のベース拡散層
（５）を形成する工程と、全面に絶縁膜を形成した後、
前記ウェルと前記ベース拡ＷＬ層との境界部を表出させ
ベースコンタクト用窓（６）全形成する工程と、前記窓
に前記ベース拡散層と同型の不純物を注入しコンタクト
用ドープ領域（８）を形成する工程と、該ドープ領域上
にベース電極（力を形成する工程と、該ベース電極をマ
スクとして一導ｔｍの不純物を注入し前記ベース拡散層
にエミッタ拡散領域（９）、前記ウェルにコレクタ拡散
領域Ｈを形成する工程とを含むことを特徴とする半導体
装置の製造方法ｒもって構成とする。
的とし、 （１）−４’、！認の半導体基板＋１）上に設けられた
反対導電型のエピタキシャル層が形成された半導体装置
に対し、浅エビタキ７ヤルＪ１の一部に設けられたー導
ｌＪＬ型のウェル（４）と、該ウェルの所定領域に設け
られた反対導電型のベース拡散Ｊｉ （５）と、前記ウ
ェル表面であってＡｔｉ記ベース拡散ｆ−との境界部に
、該ベース拡散ノーにまたがって形成された反対導電型
のコンタクト用ドープ領域（８）と、咳ドープ領域上に
設けられたベース電極（７）と、ｌ！ｒ記ベース拡散層
上部の前記ベース電極のない部分に設けられた一導電型
のエミッタ拡散領域（９）と、前記ウェル上部の前記ベ
ース電極のない部分に設けられた一導電型のコレクタ拡
散領域（ＩＧとを有することを特徴とする半導体装置、
及び （２）一導電型の半導体基板（１）上に反対導電型のエ
ピタキシャル層が形成され死生導体装置に対し、該エピ
タキシャル層の一部に一導ｔｍのウェル（４）を形成す
る工程と、該ウェルの一部に反対導電型のベース拡散層
（５）を形成する工程と、全面に絶縁膜を形成した後、
前記ウェルと前記ベース拡ＷＬ層との境界部を表出させ
ベースコンタクト用窓（６）全形成する工程と、前記窓
に前記ベース拡散層と同型の不純物を注入しコンタクト
用ドープ領域（８）を形成する工程と、該ドープ領域上
にベース電極（力を形成する工程と、該ベース電極をマ
スクとして一導ｔｍの不純物を注入し前記ベース拡散層
にエミッタ拡散領域（９）、前記ウェルにコレクタ拡散
領域Ｈを形成する工程とを含むことを特徴とする半導体
装置の製造方法ｒもって構成とする。
本発明は半導体装置及びその製造方法に依り、特に遮断
周波数の高い半導体装置及びその製造方法に関する。
周波数の高い半導体装置及びその製造方法に関する。
従来０Ｉｊｌｔ聾ｐｎｐ ）ランジスタの構造を第４
図に示Ｙ。横ａ ｐｎｐ トランジスタはその構造上、
ベースｉ！ゐを導く埋没層と基板との接触面積が大きい
ので、そこに発生するベース浮遊容量が太きくｆＬり・
七のため遮断周波数が３０１ｖｌＨｚ前鎌と低い値しか
得られない。
図に示Ｙ。横ａ ｐｎｐ トランジスタはその構造上、
ベースｉ！ゐを導く埋没層と基板との接触面積が大きい
ので、そこに発生するベース浮遊容量が太きくｆＬり・
七のため遮断周波数が３０１ｖｌＨｚ前鎌と低い値しか
得られない。
縦！！ｐｎｐ トランジスタはこの欠点を除くものでる
る、従来の縦置ｐｎｐ）ランジスタの構造を第５図に示
す。図において？、１）．１２はそれぞれベース電極、
エミッタ電極、コレクタ電極を示し、４はウェル、５は
ベース拡散層、９はエミッタ拡散領域を示す。この構造
においてはベース拡散層５とウェル４間の容量いわゆる
ベース−コレクタ関容藍が遮断周波数に大きく影響を与
えるのでめるが、通常の技術でＩ ＧＨｚ程度の遮断周
波数のトランジスタが得られる。
る、従来の縦置ｐｎｐ）ランジスタの構造を第５図に示
す。図において？、１）．１２はそれぞれベース電極、
エミッタ電極、コレクタ電極を示し、４はウェル、５は
ベース拡散層、９はエミッタ拡散領域を示す。この構造
においてはベース拡散層５とウェル４間の容量いわゆる
ベース−コレクタ関容藍が遮断周波数に大きく影響を与
えるのでめるが、通常の技術でＩ ＧＨｚ程度の遮断周
波数のトランジスタが得られる。
しかし、この従来欄造でにベース電極と工きツタ電極全
接触させないためにその間の距離をある程度大きくする
必要があり、また、画電極とＬＯＣＯ８３間の距離もめ
る程度大きくする必畳がおる。従りて、ベース・コレク
タ間容ｔを小さくしていく上で構造上の限界がおる。
接触させないためにその間の距離をある程度大きくする
必要があり、また、画電極とＬＯＣＯ８３間の距離もめ
る程度大きくする必畳がおる。従りて、ベース・コレク
タ間容ｔを小さくしていく上で構造上の限界がおる。
本発明はこの課題に対逃して新しい構造とその形成方法
の提供により遮断周波数の高い半導体装置を実現するこ
とを目的とする。
の提供により遮断周波数の高い半導体装置を実現するこ
とを目的とする。
第１図に本発明の半導体装置の構造を示す。
因において、１は半導体基板、２は埋没層、３ｉｒ、Ｌ
ＯｃＯ８，４はウェル、５はベース拡散層、７はベース
電極、８はコンタクト用ドープ領域、９はエミッタ拡散
領域、１０はコレクタ拡散領域、１）はエミッタ電極、
１２はコレクタ電極である。
ＯｃＯ８，４はウェル、５はベース拡散層、７はベース
電極、８はコンタクト用ドープ領域、９はエミッタ拡散
領域、１０はコレクタ拡散領域、１）はエミッタ電極、
１２はコレクタ電極である。
上記課題に対して、
（１）一導電型の半導体Ｍ＆（１）上に設けられた反射
溝を型の工）°タキシャル層が形成された半導体装［＆
Ｃ対し、該エピタキシャル層の一部に設けられた一導電
型のウェル（４）と、 該ウェルの所定領域に設けられた反対導電型のベース拡
散層（５）と、 前記ウェル表面でありて前記ベース拡散層との境界部に
、該ベース拡散層にまたがって形成された反対導電型の
コンタクト用ドープ領域（８）ト、該ドープ領域上に設
けられたベース電極（７）と、前記ベース拡散層上部の
前記ベース電極のない部分に設けられた一導電型のエミ
ッタ拡散領域（９）と・ 前記ウェル上部の前記ベース電極のない部分に設けられ
た一導電型のコレクタ拡散領域ｕｌとを有することを特
徴とする半導体装置、 （２）一導電型の半導体基板（１）上に反対導電型のエ
ピタキシャル層が形成された半導体装置に対し、該エピ
タキシャル層の一部に一部ｍＷのウェル（４）を形成す
る工程と、 該ウェルの一部に反対導電型のベース拡散層（５）を形
成する工程と、 全面に絶縁膜を形成した後、前記ウェルと前記ベース拡
散層との境界部を表出させベースコンタクト用窓（６）
全形成する工程と、 前記窓に前記ベース拡散層と同型の不純物を注入シコン
タクト用ドープ領域（８）全形成する工程と、該ドープ
領域上にベース電極（力を形成する工程と１ 該ベース電極をマスクとして一部１！型の不純物を注入
し前記ベース拡散層にエミッタ拡散領域（９）、前記ウ
ェルにコレクタ拡散領域Ｑｌを形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。
溝を型の工）°タキシャル層が形成された半導体装［＆
Ｃ対し、該エピタキシャル層の一部に設けられた一導電
型のウェル（４）と、 該ウェルの所定領域に設けられた反対導電型のベース拡
散層（５）と、 前記ウェル表面でありて前記ベース拡散層との境界部に
、該ベース拡散層にまたがって形成された反対導電型の
コンタクト用ドープ領域（８）ト、該ドープ領域上に設
けられたベース電極（７）と、前記ベース拡散層上部の
前記ベース電極のない部分に設けられた一導電型のエミ
ッタ拡散領域（９）と・ 前記ウェル上部の前記ベース電極のない部分に設けられ
た一導電型のコレクタ拡散領域ｕｌとを有することを特
徴とする半導体装置、 （２）一導電型の半導体基板（１）上に反対導電型のエ
ピタキシャル層が形成された半導体装置に対し、該エピ
タキシャル層の一部に一部ｍＷのウェル（４）を形成す
る工程と、 該ウェルの一部に反対導電型のベース拡散層（５）を形
成する工程と、 全面に絶縁膜を形成した後、前記ウェルと前記ベース拡
散層との境界部を表出させベースコンタクト用窓（６）
全形成する工程と、 前記窓に前記ベース拡散層と同型の不純物を注入シコン
タクト用ドープ領域（８）全形成する工程と、該ドープ
領域上にベース電極（力を形成する工程と１ 該ベース電極をマスクとして一部１！型の不純物を注入
し前記ベース拡散層にエミッタ拡散領域（９）、前記ウ
ェルにコレクタ拡散領域Ｑｌを形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。
金もって対処することができる。
高周波特性を向上させ、遮断周波数を上げるためには、
特にベース・コレクタ間容斂の減少ヲ因る必要がある。
特にベース・コレクタ間容斂の減少ヲ因る必要がある。
本発明の構造にはそのための対策が施されている。即ち
、本発明の構造の場合は、ベース拡散層５とウェル４の
間の接触面にベース・コレクタ間容量が発生するのであ
るが、まず従来の縦型トランジスタ（第５図参照］に比
べてみると、ベース電極７及びエミッタ電極１）とＬＯ
ＣＯ８３との間にベースφコレクタ間接合がない分だけ
ベース・コレクタ間容量は減少する。
、本発明の構造の場合は、ベース拡散層５とウェル４の
間の接触面にベース・コレクタ間容量が発生するのであ
るが、まず従来の縦型トランジスタ（第５図参照］に比
べてみると、ベース電極７及びエミッタ電極１）とＬＯ
ＣＯ８３との間にベースφコレクタ間接合がない分だけ
ベース・コレクタ間容量は減少する。
さらに減少させるにはベース電極７とエミッタ電極１）
０間の距離の減少を図る必要がある。そのためにも本構
造にはいろすろの考慮が払われている。即ち、本構造に
はベースコンタクト窓６を利用ｆるコンタクト用ドープ
領域８の形成により位１梢度よくコンタクトが形成され
ること、ベース電極７を形成した後表面を絶縁膜で覆う
ので工きツタ４極１）はベース電極７との接触は全く考
慮しなくてよいこと、エミッタ拡散領域９の形成にａベ
ース電極金マスクとして利用するので寸法と位ｌが正確
に決まること、等の利点がある。これらのことは従来の
縦型構造と比較してベース・エミッタ間距離を小さく形
成するのに有効であり、高周波特性全制限するベース・
コレクタ間の接合面積を小さくし、それに伴う容ｔ’を
小さくする。
０間の距離の減少を図る必要がある。そのためにも本構
造にはいろすろの考慮が払われている。即ち、本構造に
はベースコンタクト窓６を利用ｆるコンタクト用ドープ
領域８の形成により位１梢度よくコンタクトが形成され
ること、ベース電極７を形成した後表面を絶縁膜で覆う
ので工きツタ４極１）はベース電極７との接触は全く考
慮しなくてよいこと、エミッタ拡散領域９の形成にａベ
ース電極金マスクとして利用するので寸法と位ｌが正確
に決まること、等の利点がある。これらのことは従来の
縦型構造と比較してベース・エミッタ間距離を小さく形
成するのに有効であり、高周波特性全制限するベース・
コレクタ間の接合面積を小さくし、それに伴う容ｔ’を
小さくする。
嘔らに、ベース成極７とエミッタ電極１）間の距離の減
少により、ベース寄生抵抗が減少する利点もある。
少により、ベース寄生抵抗が減少する利点もある。
かくして高周波特性が改晋さ几、遮断周波数が高くなる
。
。
なお、本発明の製造方法をバイポーラＣＭＯＳデバイス
に応用すれば、ベース電極とゲート電極を同時に形成で
きるので、従来よりも工程数を削減できる。
に応用すれば、ベース電極とゲート電極を同時に形成で
きるので、従来よりも工程数を削減できる。
以下添付図によｐ本発明の実施例について説明する。第
２図は本発明の一実施例を示す製造工程である。
２図は本発明の一実施例を示す製造工程である。
第２図（ａ）参照
（ｉ）＜１００＞ｐ型半導体基板１に砒素（Ａｓ）を拡
散してｎ＋埋没＃２を形成し、欠いてｎ型エピタキシャ
ル底長を行い、一部にｐ型拡散によりｐウェル４を形成
し、ｐウェル４の周囲に６００ＯＡ厚のＬ ＯＧ ＯＳ
（Ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ５ｉｌｉ
ｃｏｎ ）３を形成する。
散してｎ＋埋没＃２を形成し、欠いてｎ型エピタキシャ
ル底長を行い、一部にｐ型拡散によりｐウェル４を形成
し、ｐウェル４の周囲に６００ＯＡ厚のＬ ＯＧ ＯＳ
（Ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ５ｉｌｉ
ｃｏｎ ）３を形成する。
第２図（ｂ）参照
（１））ＬＯＣＯ８３のほぼ中央部のベース形成領域に
、燐（Ｐ ） を１２０ｋｅＶ、 ５ Ｘ １０”ｃｍ
−”でイオン注入し、ｎ型のベース拡散層５を形成する
。
、燐（Ｐ ） を１２０ｋｅＶ、 ５ Ｘ １０”ｃｍ
−”でイオン注入し、ｎ型のベース拡散層５を形成する
。
その後全面を酸化シリコン膜で覆い、ｐウェルとベース
拡散層との境界ｍｅ表出させ、ベースコンタクト用窓６
を形成する。
拡散層との境界ｍｅ表出させ、ベースコンタクト用窓６
を形成する。
第２図（Ｃ）参照
（ｉｉｉ ＞厚さ４０００Ａのポリ５ｉを全面に成長し
た後、上部からｎ型不純物をドープしてコンタクト用ド
ープ領域８を形成し、医いてポリＳ五をパターニングし
てベース電極７を形成する。
た後、上部からｎ型不純物をドープしてコンタクト用ド
ープ領域８を形成し、医いてポリＳ五をパターニングし
てベース電極７を形成する。
第２図（ｄ）参照
（１■）全面にボロン（Ｂ”） ｔ４０ ｋｅＶ 、
３ Ｘｌｏ Ｚ Ｉα−１の条件でイオン注入し、ベー
ス電極７をマスクとしてｐ型の工きツタ拡散領域９及び
ｐ型のコレクタ拡散領域１０を形成する。
３ Ｘｌｏ Ｚ Ｉα−１の条件でイオン注入し、ベー
ス電極７をマスクとしてｐ型の工きツタ拡散領域９及び
ｐ型のコレクタ拡散領域１０を形成する。
第２図＜ｅ＞参照
（ｖ）全面を絶縁膜で覆った後、窒素中９００’０のア
ニールを行う。絶縁膜ｔバターニングしてエミッタ拡散
領域９及びコレクタ拡散領域１０を表出する窓を形成し
た後全面にＡ１）に蒸着し、さらにドライエツチングに
よりエミッタ電極１）及びコレクタ電極１２を形成する
。
ニールを行う。絶縁膜ｔバターニングしてエミッタ拡散
領域９及びコレクタ拡散領域１０を表出する窓を形成し
た後全面にＡ１）に蒸着し、さらにドライエツチングに
よりエミッタ電極１）及びコレクタ電極１２を形成する
。
かくて製造された半導体装置の高周波特性における遮断
周波数は２ＧＨｚでろりた。
周波数は２ＧＨｚでろりた。
第を図は、本発明の第２の実施例を説明するための半導
体装置の断面図である。第１図の半導体装置の構造と異
なるところは、埋没層２が設けられていない点である。
体装置の断面図である。第１図の半導体装置の構造と異
なるところは、埋没層２が設けられていない点である。
第聾図に示す埋没層のない半導体装置は、ウェル４と半
導体基板会とが接して形成されており、すなわち、ウェ
ル（コレクタトランジスタにコレクタ接地されているこ
とになる。このトランジスタを例えばＴＴＬ回路の入力
部に用いられるコレクタ接地トランジスタトシテ使用す
れば、コレクタ電極１２を接地線に接続する必要がなく
、コレクタ電極−接地線間のパターンが不要となり集積
度をより向上させることができる。また、埋没層２がな
いので、コレクタ寄生抵抗が小さくでき、よ＃）遮断周
波数の高−半導体装Ｉｔを実現できる。
導体基板会とが接して形成されており、すなわち、ウェ
ル（コレクタトランジスタにコレクタ接地されているこ
とになる。このトランジスタを例えばＴＴＬ回路の入力
部に用いられるコレクタ接地トランジスタトシテ使用す
れば、コレクタ電極１２を接地線に接続する必要がなく
、コレクタ電極−接地線間のパターンが不要となり集積
度をより向上させることができる。また、埋没層２がな
いので、コレクタ寄生抵抗が小さくでき、よ＃）遮断周
波数の高−半導体装Ｉｔを実現できる。
本発明によれば、従来の半導体装置の高周波特性を改善
して遮断周改数の高い半導体装ｔを提供することができ
る。また、パターンサイズの減少、工数削減の効果があ
る。
して遮断周改数の高い半導体装ｔを提供することができ
る。また、パターンサイズの減少、工数削減の効果があ
る。
Ａ１図は半導体ｊＡ直の構造、
第２図は製造工程、
渠３図は本発明の第２の実施例を説明するための半導俸
装遭の断面図、 第４図は従来の横置ｐｎｐ）ランジスタ、第５図は従来
の縦ｆｆ１ｐｎｐ トランジスタ、である。図において
、 １は半導体基板、 ２は埋没層、 ３はＬＯＣＯ８゜ ４はウェル、 ５μベ一ス拡散層、 ６はベースコンタクト用窓、 ＋導捧榮置、溝遣 竿 ｌ 図 （（１’Ｊ （ｈ） 寮 遣 り 框 茶 （々−ｌ） Δく鞘明、、ｖｚ、ア汁４フ１）２割芒男１３た／１／
ｌ牛導捧榮置を已庁命図茅３ 図 イオン江へ （ｄｌ （ご２ 髪 連 羅 茅 ？ 凹 （マｎ？） 従来めオ黄製／７７２／７）ランジ′又り築 田 従来ｎ＃芝望Ｆηｐｈラシジ又り 茅 図
装遭の断面図、 第４図は従来の横置ｐｎｐ）ランジスタ、第５図は従来
の縦ｆｆ１ｐｎｐ トランジスタ、である。図において
、 １は半導体基板、 ２は埋没層、 ３はＬＯＣＯ８゜ ４はウェル、 ５μベ一ス拡散層、 ６はベースコンタクト用窓、 ＋導捧榮置、溝遣 竿 ｌ 図 （（１’Ｊ （ｈ） 寮 遣 り 框 茶 （々−ｌ） Δく鞘明、、ｖｚ、ア汁４フ１）２割芒男１３た／１／
ｌ牛導捧榮置を已庁命図茅３ 図 イオン江へ （ｄｌ （ご２ 髪 連 羅 茅 ？ 凹 （マｎ？） 従来めオ黄製／７７２／７）ランジ′又り築 田 従来ｎ＃芝望Ｆηｐｈラシジ又り 茅 図
Claims (2)
- （１）一導電型の半導体基板（１）上ＶＣ反対導電型の
エピタキシャル層が形成された半導体装置に対し、該エ
ピタキシャル層の一部に設けられた一導電型のウェル（
４）と、 該ウェルの所定領域に設けられた反対導電型のベース拡
散層（５）と、 前記ウェル表面であって前記ベース拡散層との境界部に
、該ベース拡散層にまたがって形成された反対導電型の
コンタクト用ドープ領域（８）と、該ドープ領域上に設
けられたベース電極（７）と、前記ベース拡散層上部の
前記ベース電極のない部分に設けられた一導電型のエミ
ッタ拡散領域（９）と、 前記ウェル上部の前記ベース電極のない部分に設けられ
た一導電型のコレクタ拡散領域（１０）とを有すること
を特徴とする半導体装置。 - （２）一導電型の半導体基板（１）上に反対導電型のエ
ピタキシャル層が形成された半導体装置に対し、該エピ
タキシャル層の一部に一導電型のウェル（４）を形成す
る工程と、 該ウェルの一部に反対導電型のベース拡散層（５）を形
成する工程と、 全面に絶縁膜を形成した後、前記ウェルと前記ベース拡
散層との境界部を表出させベースコンタクト用窓（６）
を形成する工程と、 前記窓に前記ベース拡散層と同型の不純物を注入しコン
タクト用ドープ領域（８）を形成する工程と、該ドープ
領域上にベース電極（７）を形成する工程と、 該ベース電極をマスクとして一導電型の不純物を注入し
前記ベース拡散層にエミッタ拡散領域（９）、前記ウェ
ルにコレクタ拡散領域（１０）を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63178515A JPH021130A (ja) | 1988-02-16 | 1988-07-18 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3307188 | 1988-02-16 | ||
| JP63-33071 | 1988-02-16 | ||
| JP63178515A JPH021130A (ja) | 1988-02-16 | 1988-07-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH021130A true JPH021130A (ja) | 1990-01-05 |
| JPH0553300B2 JPH0553300B2 (ja) | 1993-08-09 |
Family
ID=12376491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63178515A Granted JPH021130A (ja) | 1988-02-16 | 1988-07-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021130A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04255230A (ja) * | 1991-02-07 | 1992-09-10 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-07-18 JP JP63178515A patent/JPH021130A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04255230A (ja) * | 1991-02-07 | 1992-09-10 | Nec Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0553300B2 (ja) | 1993-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770952B2 (en) | Integrated process for high voltage and high performance silicon-on-insulator bipolar devices | |
| US4013489A (en) | Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit | |
| JPH0366133A (ja) | ベース接点が垂直な浅いトレンチ型バイポーラ・トランジスタを有するＢｉＣＭＯＳ集積回路 | |
| KR100239929B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6528375B2 (en) | Bipolar transistor compatible with CMOS utilizing tilted ion implanted base | |
| US5274267A (en) | Bipolar transistor with low extrinsic base resistance and low noise | |
| US6043130A (en) | Process for forming bipolar transistor compatible with CMOS utilizing tilted ion implanted base | |
| US5670822A (en) | CMOS process compatible self-alignment lateral bipolar junction transistor | |
| US5204274A (en) | Method of fabricating semiconductor device | |
| JPH025564A (ja) | マルチコレクタ縦型ｐｎｐトランジスタ | |
| JPH021130A (ja) | 半導体装置の製造方法 | |
| KR940010553B1 (ko) | 양극성 트랜지스터 구조 | |
| US4127864A (en) | Semiconductor device | |
| EP0251927B1 (en) | Bipolar transistor with polysilicon stringer base contact | |
| JPS63503027A (ja) | セルフアライン半導体装置を製造する方法 | |
| GB2143082A (en) | Bipolar lateral transistor | |
| JP2565159B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08236537A (ja) | エピ層を用いない高性能高電圧バイポーラ・トランジスタ | |
| JP2602490B2 (ja) | 半導体装置の製造方法 | |
| JP2633374B2 (ja) | 半導体装置およびその製造方法 | |
| JP2635439B2 (ja) | 半導体装置とその製造方法 | |
| JP2765864B2 (ja) | 半導体装置の製造方法 | |
| JPH08107114A (ja) | 半導体装置およびその製造方法 | |
| JPH02207534A (ja) | 半導体装置 | |
| JP2002026029A (ja) | 半導体装置及びその製造方法 |