JPH02111033A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はＭＯ３型半導体装置に間するものである。

（従来の技術） ＭＯＳトランジスタの一般的な構造を第３図に示す。

ｌはシリコン基板であり、フィールド酸化膜５により分
離された活性領域には不純物導入によってソース２ｓ、
ドレイン２ｄが形成されている。

チャネル領域上にはゲート酸化膜３を介して多結晶シリ
コン膜にてなるゲート電極４が形成されている。ゲート
電極４上からは層間絶縁膜６が形成され、ソース２ｓ、
ドレイン２ｄとメタル配線との接続を行なうために層間
絶縁膜６にコンタクト孔があけられ、コンタクト孔を介
してメタル配線７．７がソース２ｓ、ドレイン２ｄと接
続される。

このようなＭＯＳトランジスタは、次のように製造され
る。

シリコン基板１にフィールド酸化膜５を形成した後、ゲ
ート酸化膜３を形成し、ゲート電極用の多結晶シリコン
膜を堆積し、不純物を導入して低抵抗化する。その多結
晶シリコン膜に写真製版とエツチングによりパターン化
を施してゲート電極４を形成する。この後、ゲート電極
４をマスクにして活性領域に不純物をイオン注入又は拡
散法により導入することによりソース２ｓ、ドレイン２
ｄを形成する。層間絶縁膜６を堆積し、写真製版とエツ
チングによってコンタクト孔をあけた後、配線７を形成
する。

（発明が解決しようとする課題） 眉間絶縁膜６にコンタクト孔をあける際の写真製版時の
マスク合わせずれや、コンタクト孔用エツチング時のば
らつきによって、コンタクト孔がゲート電極４と接触し
たりフィールド酸化膜５を突き抜けて基板１と接触する
のを防ぐために、第３図にａ、ｂで示されるように眉間
絶縁膜６に余裕を残す必要がある。そのため、この余裕
部分ａ、ｂが集積度を向上させる上で妨げになる。

本発明は従来のような層間絶縁膜の余裕部分ａを不要に
し、ｂを大幅に減少させることによって集積度を向上さ
せ、また、同じ集積度であればソース・ドレインとメタ
ル配線とのコンタクトの面積を大きくすることによって
コンタクト抵抗を低減することを目的とするものである
。

（課題を解決する手段） 本発明では、ゲート電極の上面に絶縁膜を形成し、ゲー
ト電極の側面に絶縁膜のエッチバックにより側壁絶縁体
を形成し、ソース及びドレインにはゲート電極上の絶縁
膜と側面の側壁絶縁体によりゲート電極と絶縁された配
線を接続させる。

（作用） ゲート電極と配線とを絶縁する絶縁層は、ゲート絶縁上
に形成された絶縁膜と、ゲート電極側面に形成された側
壁絶縁体である。側壁絶縁体は絶縁膜のエッチバックに
よって形成されるので、写真製版とエツチングを行なう
従来の方法のようにマスク合わせずれやエツチング時の
ばらつきによる余裕を設ける必要がない。

（実施例） 第１図は一実施例を表わす。

シリコン基板１にはフィールド酸化膜５によりて活性領
域が形成されている。活性領域には不純物導入によって
ソース２ｓとドレイン２ｄが形成されている。チャネル
領域上にはゲート酸化膜３を介して多結晶シリコン膜に
てなるゲート電極４が形成されている。ゲート電極４上
にはシリコン酸化膜などの絶縁膜８が形成され、ゲート
電極４の側面にはシリコン酸化物などの側壁絶縁体１０
゜１０が形成されている。９，９はメタル配線であり、
ソース２ｓ、ドレイン２ｄと接触している。

メタル配線９，９とゲート電極４の絶縁は絶縁膜８と側
壁絶縁体１０，１．０によってなされている。絶縁膜８
はゲート電極４上でゲート電極４と同じ寸法である。側
壁絶縁体１０．．１０は全面に絶縁膜を形成し、エッチ
バックにより残存し、た絶縁体である。

配線９の材料は、多結晶シリコン、高融点金属又はアル
ミニウムなどの導電体であればよく、特に限定はされな
い。

次に、本実施例の製造方法について第２図を参照にして
説明する。

（Ａ）シリコン基板１に選択酸化法によって分離領域に
フィールド酸化膜５を形成し、活性領域を形成する。

（Ｂ）ゲート酸化膜３ａを形成した後、ゲート電極材料
である多結晶シリコン膜４ａを堆積し、その上に絶縁膜
８ａを堆積する。絶縁膜８ａは例えばシリコン酸化膜、
シリコン窒化膜、又は下層シリコン酸化膜と上層シリコ
ン窒化膜の二層構造の膜である。

（Ｃ）絶縁膜８ａと多結晶シリコン膜４ａに写真製版と
エツチングを施すことにより、パターン化を行なって絶
縁膜８とゲート電極４を形成する。

ゲート電極４と絶縁膜８をマスクにして活性領域にイオ
ン注入法又は拡散法により不純物を導入してソース２ｓ
とドレイン２ｄを形成する。

ゲート電極４の側壁絶縁体を形成するために、全面にシ
リコン酸化膜などの絶縁膜１０ａを堆積する。

（Ｄ）絶縁膜１０ａの全面エツチング（エッチバック）
を行ない、電極４とその上の絶縁膜８の側面にのみ側壁
絶縁体１０．１０を残す。このとき、ソース２ｓ、ドレ
イン２ｄ領域の絶縁膜が除去されて基板が露出する。

このエッチバックにおいて、絶縁膜８としてシリコン窒
化膜、又は下層シリコン酸化膜と上層シリコン窒化膜の
二層構造を用い、絶縁膜１０．ａとしてシリコン酸化膜
を用いた場合は、シリコン窒化膜が絶縁膜１０ａのエツ
チングストッパとして作用する。これによりゲート電極
４上の絶縁膜８の膜減りが発生しないプロセスを実現す
ることができる。

絶縁膜８を下層シリコン酸化膜と上層シリコン窒化膜の
二層構造にした場合は、そのまま絶縁膜８として残して
もよく、シリコン窒化膜をエッチバック後に除去しても
よい。

（Ｅ）この後、配線となる導電膜を堆積し、写真製版と
エツチングによって配線７を形成する。

その後、従来のプロセスに従って層間絶縁膜を堆積し、
ゲート電極４及びソース・ドレインの配線９上の必要な
部分にコンタクト孔をあけ、配線を形成する。

（発明の効果） 本発明ではゲート電極の上面に絶縁膜を形成し、ゲート
電極の側面に絶縁膜のエッチバックにより側壁絶縁体を
形成し、ソース及びドレインにはゲート電極上の絶縁膜
と側面の側壁絶縁体によりゲート電極と絶縁された配線
を接続させたので、ソース・ドレインと接続するための
配線が自己整合的に形成され、従来のように写真製版と
エツチングによりコンタクト孔を形成する場合の余裕（
第３図のａ、ｂ）を必要としない、十のため、ＭＯＳト
ランジスタを微細化することが可能となり、高集積化が
実現できる。

余裕領域ａ、ｂが不要になるため、ソース及びドレイン
の面積を縮小することができる。このことは基板との接
合容量が小さくなることを意味し。

高速化が実現される。

ソース・ドレインと配線との接合のエツジからゲート電
極４のエツジまでの距離（第１図中のし）が従来のＭＯ
Ｓトランジスタと比較して短かくなるため、ソース・ド
レインの寄生抵抗値を下げることができる。

【図面の簡単な説明】

第１図は一実施例を示す断面図、第２図（Ａ）から同図
（Ｅ）は一実施例の製造方法を示す断面図、第３図は従
来のＭＯＳトランジスタを示す断面図である。 １・・・・・・シリコン基板、２ｓ・・・・・・ソース
、２ｄ・・・・・・ドレイン、３・・・・・・ゲート酸
化膜、４・・・・・・ゲート電極、８・・・・・・絶縁
膜、９・・・・・・配線、１０・・・・・・側壁絶縁体
。 第１図

Claims (1)

【特許請求の範囲】
1. （１）チャネル領域上にゲート絶縁膜を介してゲート電
   極が形成され、ゲート電極の上面には絶縁膜が形成され
   、ゲート電極の側面には絶縁膜のエッチバックで残存し
   た側壁絶縁体が形成されており、ソース及びドレインに
   はゲート電極上の絶縁膜と側壁絶縁体によりゲート電極
   と絶縁された配線が接続されている半導体装置。