JPH02110988A - 埋め込み型半導体レーザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野１ 本発明はＢ　Ｈ（Ｂｕｒｉｅｄ　Ｈｅｔｅｒｏ）型と称
されている埋め込み型半導体レーザに関する。

ｒ従来の技術」 ＢＨ型半導体レーザとして、第３１Ｎ　（ａ）　（ｂ）
に示すものが提供されている。

第３図（ａ）　（ｂ）のＢＨ型半導体レーザは、ｎ−Ｉ
ｎＰ基板ｌ上にｎ−Ｉｎｐｎチク９フ２　、　ＧａＩｎ
Ａｓ活性層３、ｐ−ＩｎＰｎチクド層４を順次エビ成長
させ、かつ、活性層３のストライプ幅Ｗ１が１．２〜１
．５８Ｌｍとなるように各層をエツチングした後、その
エツチング部分にｐ−ＩｎＰ層５、ｎ−Ｉｎｐ層６、ｐ
−１ｎＰ層４゛を再度エビ成長させ、さらに、　ｐ−１
ｎＰ層４°の上にＧａ１ｎＡｓキャップ層７をエビ成長
させたものである。

かかるＢＨ型半導体レーザの場合、ｐ−１ｎＰ層５、ｎ
−１ｎｐ層８が逆バイアスされたｐｎ接合を形成し、電
流ブロック層として機能するので、電流は活性層３に集
中して流れるようになり、かつ、活性層３の屈折率が周
囲のＩｎＰ層よりも大きいので、光は活性層３内に閉じ
込められ、横基本モード発振する。

その他、上述したＢＨ型半導体レーザでは、活性層３の
ストライプ方向と直交するレーザ両端面が襞間によりつ
くられ、反射ミラー８．９を形成している。

「発明が解決しようとする課題」 第３図（ａ）　（ｂ）に示したＢＨ型半導体レーザの場
合、つぎのような問題がある。

その一つは、活性層のストライプ幅である。

スレシゴールド（閾値）電流が最小となる活性層３の厚
さは０．１５ＪＬｍであり、この厚さに対して横基本モ
ード動作させるためには、ストライプ幅Ｗ、を前述した
１、２〜１．５ＪＬ腸程度に設定しなければならないが
、このようなストライプ幅を再現性よく加工するには、
かなりの技術的困難をともなう。

他の一つは電流ブロック層である。

電流ブロック層としてｐｎ接合を採用いているため、漏
れ電流を減じのにｎドーピング、ｐドーピングの最適化
が要求されさるとともに、活性層３との相対位置を最適
化する必要も生じ、これもプロセス技術の難度を高める
原因となる。

さらに、他の一つとして、レーザの主要な特性である変
調帯域幅をあげることができる。

上述したｐｎ接合の場合、これの容量限界から。

レーザの変調帯域幅がＩ　ＧＨｚ程度にとどまってしま
い、高速変調に適さない。

本発明は上述した課題に鑑み、プロセス技術難度を緩和
すべく活性層のストライプ幅を広くした場合でも、スレ
ショールド電流を小さくして横基本モードを発振するこ
とができ、しかも、高速変調を実現することのできる埋
め込み型半導体レーザを提供しようとするものである。

「課題を解決するための手段Ｊ 本発明は所期の目的を達成するため、半導体基板上の活
性層が、その活性層よりも屈折率の低いｎ型、Ｐ型のク
ラッド層と、同じく、その活性層よりも屈折率の低いｎ
型、ｐ型の電流ブロック層とを介して埋め込まれており
、かつ、当該活性層がストライプ構造を有し、そのスト
ライプ方向両端のレーザ端面が反射ミラーとなっている
埋め込み型半導体レーザにおいて、上記電流ブロック層
が高抵抗ドープト結晶層からなり、上記反射ミラーが曲
率を有する凹面に形成されていることを特徴とする。

「作用」 本発明に係る埋め込み型半導体レーザの場合、高抵抗ド
ープト結晶層からなる電流ブロック層に依存して、活性
層のストライプ幅を大きくすることができ、活性層をエ
ツチングする際の技術難度が緩和される。

本発明に係る埋め込み型半導体レーザの場合、高抵抗ド
ープト結晶層からなる電流ブロック層の接合容量により
、高速変調することができる。

本発明に係る埋め込み型半導体レーザの場合、レーザ端
面の反射ミラーが曲率を有する凹面に形成されているの
で、活性層のストライプ幅を大きくすることができ５こ
の点からも、活性層のエツチング技術難度が緩和される
。

ｒ実　施　例Ｊ 以下、本発明に係る埋め込み型半導体レーザの実施例に
つき、図面を参照して説明する。

第１図（ａ）　（ｂ）において、半導体基板１１上には
。

ｎ型クラッド層１２が形成され、そのｎ型クラッド層１
２上には、ストライプ幅Ｗ２を有する活性層１３が形成
され、その活性層１３の上には、ｐ型クラッド層１４が
形成され、その活性層１３の両側には、電流ブロック層
１５が形成され、ｐ型クラッド層１４、電流ブロック層
１５にわたる上面には、ｐ型クラッド層１４°が形成さ
れ、そのｐ型クラッド層１４°の上には、キャップ層１
６が形成されている。

第１図（ａ）　（ｂ）において、活性層１３のストライ
ブ方向と交差するレーザ端面は、反射ミラー１７．１８
を備えており、これら反射ミラー１７．１８が曲率を有
する凹面に形成されている。

上記において、半導体基板１１はｎ−１ｎＰからなり、
ｎ型クラッド層１２はｎ−ＩｎＰからなり、活性層１３
はＧａ１ｎＡｓＰからなり、Ｐ型クラッド層２４．１４
゛はｐ−１ｎＰからなり、電流ブロック層１５はＦｅド
ープトＧａ１ｎＡｓＰからなり、キ＋−／プ層１６はＧ
ａ１ｎＡｓＰからなる。

第１図（ａ）　（ｂ）のＢＨ型半導体レーザは、以下の
ようにしてつくられる。

はじめ、半導体基板１１上において、ｎ型クラッド層１
２、活性層１３、ｐ型クラッド層１４を、ＭＢＥ法、Ｍ
ＯＣＶＤ法、Ｉ、ＰＥ法などにより順次エビ成長させ、
つ°ぎに、活性層１３のストライプ幅Ｗ＋が２〜３ｗ１
１となるように、上記各層１２．１３．１４の両側部を
ドライエツチング法、ウェットエツチング法などにより
エツチングする。

さらに、上記エツチング部分に電流ブロック層１５を既
述の手段でエビ成長させた後、その上にｐ型クラッド層
１４°、キャップ層１６を既述の手段で順次エビ成長さ
せる。

一方、反射ミラー１７．１８は、レーザ両端面をリアク
ティブ・イオン拳ビーム・エツチング法にてエッングす
ることにより、曲率を有する凹面として形成される。

本発明に係るＢＨ型半導体レーザでは、電流ブロック層
１５がＦｅドープトＧａＩｎＡｓＰのごとき高抵抗ドー
プト結晶層からなる。

かかる高抵抗ドープト結晶層は、そのドーパントがトラ
ップとして機能するので、高抵抗を示して所要の電流ブ
ロック効果を奏し、しかも、接合容量の影響がないので
、高速変調を可能にする。

さらに、高抵抗ドープト結晶層からなる電流ブロック層
１５は、以下の理由により、横基本モード発振が得られ
る活性層１３のストライプ幅Ｗ２をも大きくさせる。

すなわち、高抵抗ドープト結晶層からなる電流ブロック
層１５の場合、そのドーパント濃度に依存して、活性層
１３よりもわずかだけ屈折率を低くすることができるか
ら、これら活性層１３、電流ブロック層１５の屈折率差
をより小さくして、活性層１３を埋め込むことができる
。

しかも、ＦｅドープトＧａ１ｎＡｓＰ電流ブロツク層１
５の主要な組成ＧａｘＩｎ＋−ｘＡｓｖＰ＋−ｙにおい
て、Ａｓのモル比ｙを、たとえば、０．０８に選定する
と、横基本モード発振する活性層１３のストライプ幅Ｗ
２は、その活性層１３の厚さが０．１５ｇｍのとき、２
　ＩＬｒｘに拡大される。

ちなみに、ｙ＝０　（格子整合条件からＸ＝０）のとき
、Ｗ２は１．２　用型である。

このように、電流ブロック層１５が高抵抗ドープト結晶
層からなるときは、横基本モード発振する活性層１３の
ストライプ幅Ｗ２を大きくすることができ、活性層１３
のエツチング条件が技術的に緩和される。

本発明に係るＢＨ型半導体レーザの場合、反射ミラー１
７．１８が曲率を有する凹面に形成されているから、こ
れも、活性層１３のストライプ幅ｗ２を大きくさせるの
に貢献する。

以下、その理由を説明する。

第２図（ａ）　（ｂ）において、矢印２方向はレーザ共
振器の方向、矢印Ｘ方向は半導体基板１１と平行な方向
、矢印ｙ方向は半導体基板１！と垂直な方向をそれぞれ
示し、ＥＯはレーザ光における電界成分の基本モード、
Ｅｌはレーザ光における電界成分の一次水モードをそれ
ぞれ示す。

第２図（ａ）　（ｂ）を参照して明らかなように、基本
モードＥｏは、その殆どが活性層１３内に閉じ込められ
るのに対し、−次モードＥ１は、かなりの部分が電流ブ
ロック層１５側へしみ出す。

このような電界が反射ミラー１７に当たるとすると、広
がりのない基本モードＥｏは、平坦な反射面に当たる場
合と同様、殆ど反射損失なく反射されるが、広がりを有
する一次モードＥｌの場合は、反射ミラー１７の凹面に
より反射されて、反射損失をともなう。

すなわち、基本モードＥｏには反射損失殆どないのに対
し、−次モードＥ１の反射損失が増大し、これの発振が
抑制されることになる。

このように、反射ミラー１７．１８が曲率を有する凹面
に形成されている場合は、−次モードＥ１の発振が抑制
される分だけ、活性層１３のストライプ幅Ｗ２を大きく
することができ、反射ミラー１７．１８の凹面曲率を適
切に選べば、活性層１３のストライプ幅Ｗ２を最大２．
５〜３　ｐ、、ｒａにまで拡大できる。

ｒ発明の効果」 以上説明した通り、本発明に係る埋め込み型半導体レー
ザは、高抵抗ドープト結晶層からなる電流ブロック層と
、凹面状の反射ミラーとに依存して、活性層のストライ
プ幅を大きくすることができるので、活性層をエツチン
グする際の技術難度が緩和され、しかも、上記電流ブロ
ック層（高抵抗ドープト結晶層）に依存して、高速変調
することができる。

【図面の簡単な説明】

第１図（ａ）　（ｂ）は本発明に係る埋め込み型半導体
レーザの一実施例を示した平面図と側面図、第２図（ａ
）　（ｂ）は本発明に係る埋め込み型半導体レーザの電
界モード分布を示した説明図、第３図（ａ）　（ｂ）は
従来の埋め込み型半導体レーザを示した平面図と側面図
である。 １１・・・・・・半導体基板 １２・・・・・・ｎ型クラッド層 １３・・・・・・活性層 １４・・・・・・ｐ型クラッド層 １４°・・・・ｐ型クラッド層 １５・・・・・・電流ブロック層 １８・・・・・・キャップ層 １７・・・・・・反射ミラー １８・・・・・・反射ミラー 代理人　弁理士　斎　藤　義　雄

Claims (1)

【特許請求の範囲】
1. 半導体基板上の活性層が、その活性層よりも屈折率の低
   いｎ型、ｐ型のクラッド層と、同じく、その活性層より
   も屈折率の低いｎ型、ｐ型の電流ブロック層とを介して
   埋め込まれており、かつ、当該活性層がストライプ構造
   を有し、そのストライプ方向両端のレーザ端面が反射ミ
   ラーとなっている埋め込み型半導体レーザにおいて、上
   記電流ブロック層が高抵抗ドープト結晶層からなり、上
   記反射ミラーが曲率を有する凹面に形成されていること
   を特徴とする埋め込み型半導体レーザ。