JPH0210835A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0210835A JPH0210835A JP16187988A JP16187988A JPH0210835A JP H0210835 A JPH0210835 A JP H0210835A JP 16187988 A JP16187988 A JP 16187988A JP 16187988 A JP16187988 A JP 16187988A JP H0210835 A JPH0210835 A JP H0210835A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- ion implantation
- ion
- ions
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000002955 isolation Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 13
- -1 boron ions Chemical class 0.000 claims abstract description 11
- 230000001681 protective effect Effects 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 6
- 239000001301 oxygen Substances 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 abstract description 9
- 229910052796 boron Inorganic materials 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 229910052681 coesite Inorganic materials 0.000 abstract description 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 2
- 229910052682 stishovite Inorganic materials 0.000 abstract description 2
- 229910052905 tridymite Inorganic materials 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にＬＯＧ Ｏ
Ｓ （１ｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ５ｉｌ
ｉｃｏｎ）技術を使った素子分離領域形成方法の改良に
関する。
Ｓ （１ｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ５ｉｌ
ｉｃｏｎ）技術を使った素子分離領域形成方法の改良に
関する。
従来、この種の素子分能領域の形成方法とじてＬＯＣＯ
３法があり、これが現在数も一般的な素子分離技術とし
て広く用いられている。第２図（ａ）〜（ｄ）はかかる
従来のＬＯＣＯ３法の一例を説明するための工程断面図
である。
３法があり、これが現在数も一般的な素子分離技術とし
て広く用いられている。第２図（ａ）〜（ｄ）はかかる
従来のＬＯＣＯ３法の一例を説明するための工程断面図
である。
第２図（ａ）に示すように、まずＰ型基板１上に下敷酸
化膜２、窒化膜８を形成することから始まる。下敷酸化
膜２は直上の窒化膜８の応力緩和のためであり、窒化Ｍ
８は次工程のイオン注入と酸化膜形成の保護マスクであ
る０次に第２図（ｂ）に示すように通常のフォトレジス
ト技術によって素子分離領域該当部の窒化膜８を開口し
、次にＰ型基板の表面濃度補償のためボロンを注入し、
Ｐ＋イオン注入層４を形成する０次に第２図（Ｃ）にお
いて、高圧酸化を施し素子分離酸化膜７を形成する。最
後に第２図（ｄ）に示すように窒化膜８を除去する。こ
れがＬＯＣＯ３法による分離酸化膜の形成法である。
化膜２、窒化膜８を形成することから始まる。下敷酸化
膜２は直上の窒化膜８の応力緩和のためであり、窒化Ｍ
８は次工程のイオン注入と酸化膜形成の保護マスクであ
る０次に第２図（ｂ）に示すように通常のフォトレジス
ト技術によって素子分離領域該当部の窒化膜８を開口し
、次にＰ型基板の表面濃度補償のためボロンを注入し、
Ｐ＋イオン注入層４を形成する０次に第２図（Ｃ）にお
いて、高圧酸化を施し素子分離酸化膜７を形成する。最
後に第２図（ｄ）に示すように窒化膜８を除去する。こ
れがＬＯＣＯ３法による分離酸化膜の形成法である。
上述した従来の素子分離領域形成においては、素子分離
酸化膜の形状が、つまりいわゆるパーズピーク（鳥のく
ちばし）状とバーズヘッド（烏の頭）状の酸化膜が形成
されるという欠点があった。
酸化膜の形状が、つまりいわゆるパーズピーク（鳥のく
ちばし）状とバーズヘッド（烏の頭）状の酸化膜が形成
されるという欠点があった。
すなわち、バーズビークにおいては素子サイズ縮小化の
妨げとなり、バーズヘッドにおいては配線部の平坦化を
妨げていた。
妨げとなり、バーズヘッドにおいては配線部の平坦化を
妨げていた。
本発明の目的は前記課題を解決した半導体装置の製造方
法を提供することにある。
法を提供することにある。
前記目的を達成するため、本発明に係る半導体装置の製
造方法においては、一導電型半導体基板表面に下敷酸化
膜を形成する工程と、前記下敷酸化膜上にイオン注入ｃ
Ａ護マスクを形成する工程と、前記保護マスクと下敷酸
化膜を所定形状に開口する工程と、前記開口面より酸素
イオンを注入して０１イオン打込層を形成する工程と、
前記Ｏ＋イオン打込層を高温熱処理によって酸化膜に変
換し素子分離酸化膜を形成する工程とを含むものである
。
造方法においては、一導電型半導体基板表面に下敷酸化
膜を形成する工程と、前記下敷酸化膜上にイオン注入ｃ
Ａ護マスクを形成する工程と、前記保護マスクと下敷酸
化膜を所定形状に開口する工程と、前記開口面より酸素
イオンを注入して０１イオン打込層を形成する工程と、
前記Ｏ＋イオン打込層を高温熱処理によって酸化膜に変
換し素子分離酸化膜を形成する工程とを含むものである
。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を示す工程縦
断面図である。まずＰ型基板１の表面に下敷酸化膜２と
イオン注入マスク３を形成する（第１図（ａ） ） 、
下敷酸化膜２はその直上のイオン注入マスク３の応力緩
和、つまりバッファが主たる目的であり、通常数百入の
膜厚である。イオン注入マスク３は次工程のボロンイオ
ンと酸素イオン注入のための保護マスクであり、実際に
は膜厚数千人程度のレジスト、窒化膜あるいはＡＱ等が
用いられる０次に第１図（ｂ）に示すように通常のフォ
トレジスト技術によって素子分離領域該当部のイオン注
入マスク３を開口し、さらに上記開口面よりボロンをイ
オン注入してＰ＋イオン注入層４を作る。これはＰ型基
板のＳｔとＳｉＯ□界面ではボロンのＳｉＯ□への吸収
作用が起こるための不純物濃度補償が目的である。Ｎ型
基板ではこの限りでない４次に第１図（Ｃ）に示ずよう
にボロンイオン注入に連続して酸素イオンを前記開口面
からイオン注入し、０＋イオン注入層５を形成する。
断面図である。まずＰ型基板１の表面に下敷酸化膜２と
イオン注入マスク３を形成する（第１図（ａ） ） 、
下敷酸化膜２はその直上のイオン注入マスク３の応力緩
和、つまりバッファが主たる目的であり、通常数百入の
膜厚である。イオン注入マスク３は次工程のボロンイオ
ンと酸素イオン注入のための保護マスクであり、実際に
は膜厚数千人程度のレジスト、窒化膜あるいはＡＱ等が
用いられる０次に第１図（ｂ）に示すように通常のフォ
トレジスト技術によって素子分離領域該当部のイオン注
入マスク３を開口し、さらに上記開口面よりボロンをイ
オン注入してＰ＋イオン注入層４を作る。これはＰ型基
板のＳｔとＳｉＯ□界面ではボロンのＳｉＯ□への吸収
作用が起こるための不純物濃度補償が目的である。Ｎ型
基板ではこの限りでない４次に第１図（Ｃ）に示ずよう
にボロンイオン注入に連続して酸素イオンを前記開口面
からイオン注入し、０＋イオン注入層５を形成する。
このとき、０＋イオン注入層５の注入深さは前記Ｐ＋イ
オン注入層４のそれに比べて浅い０次に第１図（ｄ）に
示すように酸化熱処理を行う。その結果、０＋イオン注
入層５はＳｉ＋２０”＋２ｅ→ＳｉＯ２となって分離酸
化ＷＡ７を形成すると同時に下敷酸化膜２も酸化され膜
厚が増える。
オン注入層４のそれに比べて浅い０次に第１図（ｄ）に
示すように酸化熱処理を行う。その結果、０＋イオン注
入層５はＳｉ＋２０”＋２ｅ→ＳｉＯ２となって分離酸
化ＷＡ７を形成すると同時に下敷酸化膜２も酸化され膜
厚が増える。
０＋イオン注入層５は、それがイオン注入によるもの故
に横方向の拡散が少ない、従って熱酸化後の分離酸化膜
７の横方内拡がりは小さいことは明らかである。同様に
、分能酸化ｖ７の縦方向の拡がりもＯ＋イオン注入領域
のみ酸化されるため、Ｐ型基板１の外方向の盛り上りが
少ないことも明らかである。すなわち、ＬＯＣＯ３法に
おけるバーズビークとバーズヘッドの如きものが存在せ
ず、素子サイズ縮小化、配線部の平坦化が容易に実現で
きる。とくにこのＯ＋イオン注入法によれば、開口スリ
ットのほぼ同じ幅の分離酸化膜７を作ることができるこ
とは素子サイズ縮小化の上で魅力的である。Ｐ＋イオン
注入層４は酸化熱処理によって熱拡散しＰ型拡散ｌ−６
を作り、分離酸化膜直下のチャネル形成を防止する。最
後に不要になったイオン注入マスク３を除去する。
に横方向の拡散が少ない、従って熱酸化後の分離酸化膜
７の横方内拡がりは小さいことは明らかである。同様に
、分能酸化ｖ７の縦方向の拡がりもＯ＋イオン注入領域
のみ酸化されるため、Ｐ型基板１の外方向の盛り上りが
少ないことも明らかである。すなわち、ＬＯＣＯ３法に
おけるバーズビークとバーズヘッドの如きものが存在せ
ず、素子サイズ縮小化、配線部の平坦化が容易に実現で
きる。とくにこのＯ＋イオン注入法によれば、開口スリ
ットのほぼ同じ幅の分離酸化膜７を作ることができるこ
とは素子サイズ縮小化の上で魅力的である。Ｐ＋イオン
注入層４は酸化熱処理によって熱拡散しＰ型拡散ｌ−６
を作り、分離酸化膜直下のチャネル形成を防止する。最
後に不要になったイオン注入マスク３を除去する。
以上説明したように本発明はシリコン基板に０＋イオン
を注入し、更に酸化熱処理を行うことによって酸化膜を
形成することにより、横方向の拡がりの少ないかっ、シ
リコン基板の外方向への起伏の少ない素子分離酸化膜を
実現でき、その結果素子サイズの縮小によってチップサ
イズの縮小が可能となりコスト低減でき、また配線部の
段差低減によって歩留りを向上できる効果を有する。
を注入し、更に酸化熱処理を行うことによって酸化膜を
形成することにより、横方向の拡がりの少ないかっ、シ
リコン基板の外方向への起伏の少ない素子分離酸化膜を
実現でき、その結果素子サイズの縮小によってチップサ
イズの縮小が可能となりコスト低減でき、また配線部の
段差低減によって歩留りを向上できる効果を有する。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）は本発明の半導体装置の製造方法
の工程を示す縦断面図、第２図（ａ）〜（ｄ）は従来の
製造方法の縦断面図である。 １・・・Ｐ型基板 ２・・・下敷酸化膜３・・
・イオン注入マスク ４・・・Ｐ＋イオン注入層５・・
・Ｏ＋イオン注入Ｎ ６・・・Ｐ型拡散層７・・・分Ｍ
Ｐｉ化ｖ ８・・・窒化膜特許出願人 日本電
気株式会社 ４ ｐｌオン劇 （ｂ） 第 図 （ｄン 第 図 （α） 第 図
の工程を示す縦断面図、第２図（ａ）〜（ｄ）は従来の
製造方法の縦断面図である。 １・・・Ｐ型基板 ２・・・下敷酸化膜３・・
・イオン注入マスク ４・・・Ｐ＋イオン注入層５・・
・Ｏ＋イオン注入Ｎ ６・・・Ｐ型拡散層７・・・分Ｍ
Ｐｉ化ｖ ８・・・窒化膜特許出願人 日本電
気株式会社 ４ ｐｌオン劇 （ｂ） 第 図 （ｄン 第 図 （α） 第 図
Claims (1)
- （１）一導電型半導体基板表面に下敷酸化膜を形成する
工程と、前記下敷酸化膜上にイオン注入保護マスクを形
成する工程と、前記保護マスクと下敷酸化膜を所定形状
に開口する工程と、前記開口面より酸素イオンを注入し
てＯ＾＋イオン打込層を形成する工程と、前記Ｏ＾＋イ
オン打込層を高温熱処理によって酸化膜に変換し素子分
離酸化膜を形成する工程とを含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16187988A JPH0210835A (ja) | 1988-06-29 | 1988-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16187988A JPH0210835A (ja) | 1988-06-29 | 1988-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210835A true JPH0210835A (ja) | 1990-01-16 |
Family
ID=15743722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16187988A Pending JPH0210835A (ja) | 1988-06-29 | 1988-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210835A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5712186A (en) * | 1996-06-12 | 1998-01-27 | Micron Technology, Inc. | Method for growing field oxide to minimize birds' beak length |
| US5733813A (en) * | 1996-05-09 | 1998-03-31 | National Semiconductor Corporation | Method for forming planarized field isolation regions |
| US5895252A (en) * | 1994-05-06 | 1999-04-20 | United Microelectronics Corporation | Field oxidation by implanted oxygen (FIMOX) |
-
1988
- 1988-06-29 JP JP16187988A patent/JPH0210835A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5895252A (en) * | 1994-05-06 | 1999-04-20 | United Microelectronics Corporation | Field oxidation by implanted oxygen (FIMOX) |
| US5733813A (en) * | 1996-05-09 | 1998-03-31 | National Semiconductor Corporation | Method for forming planarized field isolation regions |
| US5712186A (en) * | 1996-06-12 | 1998-01-27 | Micron Technology, Inc. | Method for growing field oxide to minimize birds' beak length |
| US6333243B1 (en) | 1996-06-12 | 2001-12-25 | Micron Technology, Inc. | Method for growing field oxide to minimize birds' beak length |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5151381A (en) | Method for local oxidation of silicon employing two oxidation steps | |
| US6027984A (en) | Method for growing oxide | |
| US4178191A (en) | Process of making a planar MOS silicon-on-insulating substrate device | |
| JPS6116547A (ja) | Ｍｏｓトランジスタの製法 | |
| JPH06112420A (ja) | 平面トポグラフィーによる自己整合単一マスクＣＭＯＳ／ＢｉＣＭＯＳウェルの形成方法 | |
| JPH0210835A (ja) | 半導体装置の製造方法 | |
| JPS61141151A (ja) | Ｃｍｏｓ回路の能動領域間を分離する絶縁層の形成方法と製造方法 | |
| JP2727552B2 (ja) | 半導体装置の製造方法 | |
| JPH0897202A (ja) | 半導体装置の製造方法 | |
| JP2602142B2 (ja) | 半導体装置の製造方法 | |
| JP2572653B2 (ja) | 半導体装置の製造方法 | |
| JPH06204244A (ja) | 半導体装置の製造方法 | |
| JPH1074848A (ja) | 半導体記憶装置の製造方法 | |
| JP2571449B2 (ja) | バイポーラｉｃの製造方法 | |
| JPH05211233A (ja) | 半導体装置の製造方法 | |
| JP2828710B2 (ja) | 半導体装置の製造方法 | |
| JPH08148484A (ja) | 半導体装置の隔離方法 | |
| JPH0371770B2 (ja) | ||
| JPH0227760A (ja) | 半導体装置の製造方法 | |
| JPS59181553A (ja) | 半導体装置の製法 | |
| JPH07312391A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04271123A (ja) | 半導体装置の製造方法 | |
| JPH0527259B2 (ja) | ||
| JPH02234453A (ja) | 半導体装置の製造方法 | |
| JPH0358471A (ja) | 半導体装置の製造方法 |