JPH02108052A - レチクル及び半導体装置の製造方法 - Google Patents
レチクル及び半導体装置の製造方法Info
- Publication number
- JPH02108052A JPH02108052A JP63262230A JP26223088A JPH02108052A JP H02108052 A JPH02108052 A JP H02108052A JP 63262230 A JP63262230 A JP 63262230A JP 26223088 A JP26223088 A JP 26223088A JP H02108052 A JPH02108052 A JP H02108052A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- reticle
- semiconductor
- light shielding
- reticule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 107
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
一枚のレチクルにより半導体チップ間の接続或いは切断
、及び複数の異なるパターン構成の半導体チップの製造
が可能な、レチクル及び半導体チップの製造方法に関し
、 一種類のレチクルを用いて各種のパターンを有する半導
体チップを製造することが可能なレチクル及び半導体チ
ップの製造方法を目的とし、半導体チップの製造に用い
るレチクルであって、基板に設けた半導体チップ形成領
域を包囲する二重露光防止用の遮光部に、開口部を設け
るよう構成したレチクルと、このレチクルを用いて各種
の半導体チップを製造することが可能となるよう構成す
る。
、及び複数の異なるパターン構成の半導体チップの製造
が可能な、レチクル及び半導体チップの製造方法に関し
、 一種類のレチクルを用いて各種のパターンを有する半導
体チップを製造することが可能なレチクル及び半導体チ
ップの製造方法を目的とし、半導体チップの製造に用い
るレチクルであって、基板に設けた半導体チップ形成領
域を包囲する二重露光防止用の遮光部に、開口部を設け
るよう構成したレチクルと、このレチクルを用いて各種
の半導体チップを製造することが可能となるよう構成す
る。
本発明は、レチクル及び半導体チップの製造方法に係り
、特に−枚のレチクルにより半導体チップ間の接続或い
は切断、及び複数の異なるパターン構成の半導体チップ
の製造が可能な、レチクル及び半導体チップの製造方法
間するものである。
、特に−枚のレチクルにより半導体チップ間の接続或い
は切断、及び複数の異なるパターン構成の半導体チップ
の製造が可能な、レチクル及び半導体チップの製造方法
間するものである。
近年、半導体チップの多様化に伴い、半導体つ工−ハ上
で半導体チップ同士の接続或いは切断によりシステムの
構築を行う、ウェーハインテグレーションが要求されて
いる。
で半導体チップ同士の接続或いは切断によりシステムの
構築を行う、ウェーハインテグレーションが要求されて
いる。
また、汎用メモリーにおいても、顧客の要求に応えるこ
とができるように各種のモード設定（例えば、ニブル、
ページなど）が要求されている。
とができるように各種のモード設定（例えば、ニブル、
ページなど）が要求されている。
以上のような状況から、これらの各種の要求に応えて半
導体チップ同士の接続或いは切断、及び半導体チップの
回路の変更をパターン形成時に行うことが可能なレチク
ル及び半導体チップの製造方法が要望されている。
導体チップ同士の接続或いは切断、及び半導体チップの
回路の変更をパターン形成時に行うことが可能なレチク
ル及び半導体チップの製造方法が要望されている。
従来のレチクルについて第５図により説明する。
第５図は従来のレチクルの平面図であり、基板２１の表
面の中央部に半導体チップ形成領域２２が形成されてお
り、その周囲を取り囲んで遮光部２３が形成されている
。
面の中央部に半導体チップ形成領域２２が形成されてお
り、その周囲を取り囲んで遮光部２３が形成されている
。
このようなレチクルを用いて半導体チップを製造すると
、このレチクルに形成されている半導体チップ形成領域
内のパターンを有するただ一種類の半導体チップしか製
造することができず、接続した半導体チップを製造する
場合には、その接続をＥＢ詰装置よりしなげればならな
い。
、このレチクルに形成されている半導体チップ形成領域
内のパターンを有するただ一種類の半導体チップしか製
造することができず、接続した半導体チップを製造する
場合には、その接続をＥＢ詰装置よりしなげればならな
い。
このＥＢ詰装置よる接続を行わずにこの半導体チップ同
士が接続された半導体チップの製造を行うには、このレ
チクルとは別に、この半導体チップ形成領域２２内の接
続パターンが遮光部２３まで連続した半導体チップ形成
領域を有するレチクルを製造しなりノれば半導体チップ
の製造を行うことが不可能であり、このレチクルを用い
て半導体チップ形成領域２２が連続していない半導体チ
ップを製造する場合には、ＥＢ詰装置より接続パターン
を切断しなければならない。
士が接続された半導体チップの製造を行うには、このレ
チクルとは別に、この半導体チップ形成領域２２内の接
続パターンが遮光部２３まで連続した半導体チップ形成
領域を有するレチクルを製造しなりノれば半導体チップ
の製造を行うことが不可能であり、このレチクルを用い
て半導体チップ形成領域２２が連続していない半導体チ
ップを製造する場合には、ＥＢ詰装置より接続パターン
を切断しなければならない。
また、半導体チップパターンの一部分が相違する半導体
チップの製造をする場合には、その部分のパターンを変
更した各種のレチクルを製造するか或いは各種のレチク
ルすべてのパターンを含む半導体チップ形成領域を有す
る半導体チップを製造し、必要とするパターンのみをア
センブリ工程で選択してボンディングしなければ、半導
体チップの製造を行うことができない。
チップの製造をする場合には、その部分のパターンを変
更した各種のレチクルを製造するか或いは各種のレチク
ルすべてのパターンを含む半導体チップ形成領域を有す
る半導体チップを製造し、必要とするパターンのみをア
センブリ工程で選択してボンディングしなければ、半導
体チップの製造を行うことができない。
以上説明した従来のレチクルにおいては、半導体チップ
パターンに変更のある半導体チップを製造するのにはこ
のレチクルを用いることができず、半導体チップパター
ンの構成を変更した半導体チップ形成領域を有する各種
のレチクルを別に製造し、工程中に交換するか、或いは
接続パターンをＥＢ詰装置より形成するか、或いは接続
パターンをＥＢ詰装置より切断しなければならないとい
う問題点があった。
パターンに変更のある半導体チップを製造するのにはこ
のレチクルを用いることができず、半導体チップパター
ンの構成を変更した半導体チップ形成領域を有する各種
のレチクルを別に製造し、工程中に交換するか、或いは
接続パターンをＥＢ詰装置より形成するか、或いは接続
パターンをＥＢ詰装置より切断しなければならないとい
う問題点があった。
本発明は以上のような状況から、一種類のレチクルを用
いて各種の半導体チップパターンを有する半導体チップ
を製造することが可能なレチクル及び半導体チップの製
造方法の提供を目的としたものである。
いて各種の半導体チップパターンを有する半導体チップ
を製造することが可能なレチクル及び半導体チップの製
造方法の提供を目的としたものである。
本発明のレチクルは、基板に設けた半導体チップ形成領
域を包囲する二重露光防止用の遮光部に、開口部を設け
るよう構成し、本発明の半導体チップの製造方法は、こ
のレチクルの二重露光防止用の遮光部に設けた開口部を
、露光装置の遮光ブレードによって遮蔽するか否かによ
り、各種の半導体チップを製造することが可能となるよ
う構成する。
域を包囲する二重露光防止用の遮光部に、開口部を設け
るよう構成し、本発明の半導体チップの製造方法は、こ
のレチクルの二重露光防止用の遮光部に設けた開口部を
、露光装置の遮光ブレードによって遮蔽するか否かによ
り、各種の半導体チップを製造することが可能となるよ
う構成する。
即ち本発明においては、基板の中央部に設けた半導体チ
ップ形成領域を包囲する二重露光防止用の遮光部に、開
口部を設けたレチクルを用い、このレチクルの二重露光
防止用の遮光部に設けた開口部を、露光装置の遮光ブレ
ードによって遮蔽するか否かにより、半導体チップ同士
を接続するか或いは切断を行うことが可能となり、また
、半導体チップパターンの構成を変更することが可能と
なる。
ップ形成領域を包囲する二重露光防止用の遮光部に、開
口部を設けたレチクルを用い、このレチクルの二重露光
防止用の遮光部に設けた開口部を、露光装置の遮光ブレ
ードによって遮蔽するか否かにより、半導体チップ同士
を接続するか或いは切断を行うことが可能となり、また
、半導体チップパターンの構成を変更することが可能と
なる。
以下第１図により本発明による一実施例のレチクルを、
第２図により第１図のレチクルによる半導体チップの製
造方法を、第３図により本発明による他の実施例のレチ
クルを、第４図により第３図のレチクルによる半導体チ
ップの製造方法を説明する。
第２図により第１図のレチクルによる半導体チップの製
造方法を、第３図により本発明による他の実施例のレチ
クルを、第４図により第３図のレチクルによる半導体チ
ップの製造方法を説明する。
本発明による一実施例のレチクルは第１図に示すように
、レチクルの基板１の中央部に半導体チップ形成領域２
が形成され、二重露光防止用の遮光部３がその周囲を包
囲するように設けられている。
、レチクルの基板１の中央部に半導体チップ形成領域２
が形成され、二重露光防止用の遮光部３がその周囲を包
囲するように設けられている。
半導体チップ形成領域２には図示の位置に接続パターン
５ａ及び５ｂが設けられており、二重露光防止用の遮光
部３には開口部４が設けられている。
５ａ及び５ｂが設けられており、二重露光防止用の遮光
部３には開口部４が設けられている。
このレチクルを用いて半導体チップパターンが接続パタ
ーン５ａ及び５ｂによって接続された半導体チ・７プを
製造する場合は、まず、第２図（ａｌに示すように、こ
のレチクルを用いて半導体基板上に形成されているレジ
スト膜を露光して第１の半導体チップの露光を行う。
ーン５ａ及び５ｂによって接続された半導体チ・７プを
製造する場合は、まず、第２図（ａｌに示すように、こ
のレチクルを用いて半導体基板上に形成されているレジ
スト膜を露光して第１の半導体チップの露光を行う。
この露光により、レチクルの接続パターン５ａ及び５ｂ
に対応する部分のレジスト膜は未露光レジスト膜６ａ及
び６ｂとなり、他の部分は露光レジスト膜７となる。
に対応する部分のレジスト膜は未露光レジスト膜６ａ及
び６ｂとなり、他の部分は露光レジスト膜７となる。
つぎに半導体チップ形成領域２の距離だけ半導体基板を
移動し、第２図（ｂｌに示すように露光装置の遮光プレ
ート８でこの二重露光防止用の遮光部３の開口部４を遮
蔽して露光を行う。
移動し、第２図（ｂｌに示すように露光装置の遮光プレ
ート８でこの二重露光防止用の遮光部３の開口部４を遮
蔽して露光を行う。
このようにして第２の半導体チップの露光を行うと、先
に接続パターン５ｂにより遮光されて半導体基板上のレ
ジスト膜が露光されていない未露光レジスト膜６ｂと第
２の半導体チップの接続パターン５ａで遮光されて露光
されない未露光レジスト膜とが接続されるので、この二
つの半導体チップが未露光レジスト膜によって接続され
る。
に接続パターン５ｂにより遮光されて半導体基板上のレ
ジスト膜が露光されていない未露光レジスト膜６ｂと第
２の半導体チップの接続パターン５ａで遮光されて露光
されない未露光レジスト膜とが接続されるので、この二
つの半導体チップが未露光レジスト膜によって接続され
る。
このレチクルを用いて半導体チップ形成領域２が未露光
レジスト膜によって接続されないようにする場合は、ま
ず、第２図（ａｌに示すように、第１の半導体チップの
露光を行う。
レジスト膜によって接続されないようにする場合は、ま
ず、第２図（ａｌに示すように、第１の半導体チップの
露光を行う。
つぎに半導体チップ形成領域２の距離だけ半導体基板を
移動し、第２図（Ｃ）に示すように露光装置の遮光ブレ
ード８でこの二重露光防止用の遮光部３の開口部４を遮
蔽しないで露光を行う。
移動し、第２図（Ｃ）に示すように露光装置の遮光ブレ
ード８でこの二重露光防止用の遮光部３の開口部４を遮
蔽しないで露光を行う。
このようにして露光すると、先に接続パターン５ｂによ
り遮蔽されて露光されていない半導体基板上の未露光レ
ジスト膜６ｂの一部が露光されるので、未露光レジスト
膜６ａ及び６ｂによってこの二つの半導体チップ形成領
域２が接続されずにそれぞれ単独に形成される。
り遮蔽されて露光されていない半導体基板上の未露光レ
ジスト膜６ｂの一部が露光されるので、未露光レジスト
膜６ａ及び６ｂによってこの二つの半導体チップ形成領
域２が接続されずにそれぞれ単独に形成される。
本発明による他の実施例のレチクルは第３図に示すよう
に、レチクルの基板１１の中央部に半導体チップ形成領
域１２が形成され、二重露光防止用の遮光部１３がその
周囲を包囲するように設けられている。
に、レチクルの基板１１の中央部に半導体チップ形成領
域１２が形成され、二重露光防止用の遮光部１３がその
周囲を包囲するように設けられている。
半導体チップ形成領域１２には図示の位置に開口部１２
ａ、 １２ｂ、 １２ｃ、 １２ｄが設けられており、
二重露光防止用の遮光部１３には開口部１３ａ及び１３
ｂが設けられている。
ａ、 １２ｂ、 １２ｃ、 １２ｄが設けられており、
二重露光防止用の遮光部１３には開口部１３ａ及び１３
ｂが設けられている。
このレチクルを用いて半導体チップ形成領域１２のパタ
ーンを有する半導体チップを形成する場合は、まず、第
４図（ａｌに示すように、このレチクルにより半導体基
板上に形成されているレジスト膜を露光して半導体チッ
プのパターンを形成する。
ーンを有する半導体チップを形成する場合は、まず、第
４図（ａｌに示すように、このレチクルにより半導体基
板上に形成されているレジスト膜を露光して半導体チッ
プのパターンを形成する。
この露光により、半導体基板上に形成されている未露光
レジスト膜１６の一部がが露光されて、露光レジスト膜
１７ａ、 １７ｂ、 １７ｃ、 １７ｄとなる。
レジスト膜１６の一部がが露光されて、露光レジスト膜
１７ａ、 １７ｂ、 １７ｃ、 １７ｄとなる。
つぎに半導体チップ形成領域１２の距離だけ半導体基板
を移動し、第４図０））に示すように露光装置の遮光ブ
レード８でこの二重露光防止用の遮光部１３の開口部１
３ａ及び１３ｂを遮蔽して露光を行う。
を移動し、第４図０））に示すように露光装置の遮光ブ
レード８でこの二重露光防止用の遮光部１３の開口部１
３ａ及び１３ｂを遮蔽して露光を行う。
このようにして露光すると、先に露光して形成されてい
る半導体基板上のレジスト膜の未露光レジスト膜１６が
開口部１３ａ及び１３ｂにより露光されないので、半導
体チップのパターンに変化は生じないで、同一パターン
の半導体チップが形成される。
る半導体基板上のレジスト膜の未露光レジスト膜１６が
開口部１３ａ及び１３ｂにより露光されないので、半導
体チップのパターンに変化は生じないで、同一パターン
の半導体チップが形成される。
つぎに半導体チップ形成領域１２の距離だけ半導体基板
を移動し、第４図（Ｃ１に示すように露光装置の遮光ブ
レード８でこの二重露光防止用の遮光部１３の開口部１
３ａ及び１３ｂを遮蔽しないで露光を行う。
を移動し、第４図（Ｃ１に示すように露光装置の遮光ブ
レード８でこの二重露光防止用の遮光部１３の開口部１
３ａ及び１３ｂを遮蔽しないで露光を行う。
このようにして露光すると、半導体基板上に形成されて
いるレジスト膜の未露光レジスト膜１６が露光されるの
で、既に露光されて形成されているパターンにこの二重
露光防止用の遮光部１３の開口部１３ａ及び１３ｂを透
過した光により半導体基板上のレジスト膜の未露光レジ
スト膜１６が更に追加して露光され、半導体チップ形成
領域１２のパターンとは異なるパターンを有する半導体
チップを形成することが可能となる。
いるレジスト膜の未露光レジスト膜１６が露光されるの
で、既に露光されて形成されているパターンにこの二重
露光防止用の遮光部１３の開口部１３ａ及び１３ｂを透
過した光により半導体基板上のレジスト膜の未露光レジ
スト膜１６が更に追加して露光され、半導体チップ形成
領域１２のパターンとは異なるパターンを有する半導体
チップを形成することが可能となる。
以上の説明から明らかなように本発明によれば極めて簡
単な構成を変更した一種類のレチクルを用いることによ
り、半導体チップの接続パターンが接続或いは切断され
た半導体パターンを有する半導体チップを製造すること
が可能となり、また半導体チップのパターンの構成が異
なる半導体チップを製造することが可能となる等の利点
があり、著しい経済的な効果が期待できるレチクル及び
半導体チップの製造方法の提供が可能となる。
単な構成を変更した一種類のレチクルを用いることによ
り、半導体チップの接続パターンが接続或いは切断され
た半導体パターンを有する半導体チップを製造すること
が可能となり、また半導体チップのパターンの構成が異
なる半導体チップを製造することが可能となる等の利点
があり、著しい経済的な効果が期待できるレチクル及び
半導体チップの製造方法の提供が可能となる。
第１図は本発明による一実施例のレチクルを示す図、
第２図は第１図のレチクルによる半導体チップの製造方
法を工程順に示す図、 第３図は本発明による他の実施例のレチクルを示す図、 第４図は第３図のレチクルによる半導体チップの製造方
法を工程順に示す図、 第５図は従来のレチクルを示す図、 である。 図において、 １．１１は基板、 ２．１２は半導体チップ形成領域、 １２ａ、 １２ｂ、 １２ｃ、 １２ｄは開口部、３．
１３は遮光部、 １３ａ、 １３ｂは開口部、 ４は開口部、 ５ａ、５ｂは接続パターン、 ６ａ、６ｂは未露光レジスト膜、 ７は露光レジスト膜、 ８は遮光ブレード、 １６は未露光レジスト膜、 １７ａ、 １７ｂ、 １７ｃ、 １７ｄば露光レジスト
膜、を示す。
法を工程順に示す図、 第３図は本発明による他の実施例のレチクルを示す図、 第４図は第３図のレチクルによる半導体チップの製造方
法を工程順に示す図、 第５図は従来のレチクルを示す図、 である。 図において、 １．１１は基板、 ２．１２は半導体チップ形成領域、 １２ａ、 １２ｂ、 １２ｃ、 １２ｄは開口部、３．
１３は遮光部、 １３ａ、 １３ｂは開口部、 ４は開口部、 ５ａ、５ｂは接続パターン、 ６ａ、６ｂは未露光レジスト膜、 ７は露光レジスト膜、 ８は遮光ブレード、 １６は未露光レジスト膜、 １７ａ、 １７ｂ、 １７ｃ、 １７ｄば露光レジスト
膜、を示す。
Claims (1)
- 【特許請求の範囲】 〔１〕半導体チップの製造に用いるレチクルであって、 基板（１、１１）に設けた半導体チップ形成領域（２、
１２）を包囲する二重露光防止用の遮光部（３、１３）
に、開口部（４、１３ａ、１３ｂ）を設けたことを特徴
とするレチクル。 〔２〕請求項１記載のレチクルを用い、露光装置の遮光
ブレード（８）によって前記開口部（４）を遮蔽するか
否かにより、半導体チップ間の接続パターン（５ａ、５
ｂ）の接続或いは切断を行うことが可能なことを特徴と
する半導体チップの製造方法。 〔３〕請求項１記載のレチクルを用い、露光装置の遮光
ブレード（８）によって前記開口部（１３ａ、１３ｂ）
を遮蔽するか否かにより、異なるパターン構成の半導体
チップの製造を行うことが可能なことを特徴とする半導
体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26223088A JP2704946B2 (ja) | 1988-10-17 | 1988-10-17 | レチクル及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26223088A JP2704946B2 (ja) | 1988-10-17 | 1988-10-17 | レチクル及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02108052A true JPH02108052A (ja) | 1990-04-19 |
| JP2704946B2 JP2704946B2 (ja) | 1998-01-26 |
Family
ID=17372884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26223088A Expired - Lifetime JP2704946B2 (ja) | 1988-10-17 | 1988-10-17 | レチクル及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2704946B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6058576A (ja) * | 1983-07-28 | 1985-04-04 | ジ−・エ−・プラトン・リミテツド | オプトエレクトロニツク位置センシング方法およびその装置 |
-
1988
- 1988-10-17 JP JP26223088A patent/JP2704946B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6058576A (ja) * | 1983-07-28 | 1985-04-04 | ジ−・エ−・プラトン・リミテツド | オプトエレクトロニツク位置センシング方法およびその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2704946B2 (ja) | 1998-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100253580B1 (ko) | 스티칭 노광 공정에 사용되는 마스크 | |
| JP2001337440A (ja) | 半導体集積回路のパターン設計方法、フォトマスク、および半導体装置 | |
| US6071658A (en) | Proximity effect correction method for mask production | |
| JP2002323746A (ja) | 位相シフトマスク及び、それを用いたホールパターン形成方法 | |
| JPH02108052A (ja) | レチクル及び半導体装置の製造方法 | |
| US20020182550A1 (en) | Optical mask correction method | |
| KR970008330B1 (ko) | 서브-패턴을 갖는 레티클(reticle)과 이를 사용하는 노광방법 | |
| US20050008942A1 (en) | [photomask with internal assistant pattern forenhancing resolution of multi-dimension pattern] | |
| JPH01293616A (ja) | 半導体集積回路の製造方法 | |
| KR20030001986A (ko) | 반도체 제조용 노광 마스크의 제조방법 | |
| JPH0864502A (ja) | 半導体装置製造用フォトマスク | |
| US5338397A (en) | Method of forming a semiconductor device | |
| JP2003031479A (ja) | 露光方法、マスク | |
| JPS62147729A (ja) | 半導体装置の製造方法 | |
| KR100340865B1 (ko) | 반도체 소자의 콘택 형성용 마스크 및 그 제조방법 | |
| JP3057767B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100480811B1 (ko) | 노광 마스크 및 그를 이용한 노광 방법 | |
| JPH022606A (ja) | 半導体装置の製造方法 | |
| JPH0283972A (ja) | ゲートアレイｌｓｉの製造方法 | |
| JP2892014B2 (ja) | 光露光用マスク及び露光方法 | |
| KR100303799B1 (ko) | 반도체소자용마스크패턴 | |
| KR100259584B1 (ko) | 데이터 라인의 형성방법 | |
| KR0131263B1 (ko) | 포토 마스크 제작 방법 | |
| JPH08222509A (ja) | 基板及びその製造方法 | |
| JPS62188228A (ja) | 集積回路の製造方法 |