JPH0210759A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0210759A JPH0210759A JP63159506A JP15950688A JPH0210759A JP H0210759 A JPH0210759 A JP H0210759A JP 63159506 A JP63159506 A JP 63159506A JP 15950688 A JP15950688 A JP 15950688A JP H0210759 A JPH0210759 A JP H0210759A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- precipitation speed
- metal
- heat radiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 238000009713 electroplating Methods 0.000 claims abstract description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000010931 gold Substances 0.000 claims abstract description 8
- 229910052737 gold Inorganic materials 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 9
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 5
- 238000001556 precipitation Methods 0.000 abstract 5
- 230000005855 radiation Effects 0.000 abstract 3
- 238000001465 metallisation Methods 0.000 description 11
- 230000017525 heat dissipation Effects 0.000 description 9
- 238000007747 plating Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Electrodes Of Semiconductors (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は半導体基板上に放熱用金属プレート（Ｐｌａｔ
ｅｄ １−ｆｅａｔ ５ｉｎｋ、以下ＰＨ８と略称する
）を有する、いわゆるＰＨ３構造の半導体装置の製造方
法に関する。
ｅｄ １−ｆｅａｔ ５ｉｎｋ、以下ＰＨ８と略称する
）を有する、いわゆるＰＨ３構造の半導体装置の製造方
法に関する。
（従来の技術）
半導体チップの熱抵抗を低減するためには、従来から半
導体薄層基板上にＰＨ８を有するＰＨ３構造が採用され
ている。
導体薄層基板上にＰＨ８を有するＰＨ３構造が採用され
ている。
Ｐ ＨＳ構造の半導体チップ、例えば半導体薄層基板と
して砒化ガリウムを用いた電界効果トランジスタ（以下
、ＧａＡｓＦＥＴと略称）チップの製造においては、第
４図に示されるように厚さ約３０μｍに薄層化した半導
体薄層基板１上に厚さ約４０μｍの金の放熱用金属プレ
ート２を電解めっき法によって形成する。この時の金メ
ツキは、めっき液として例えばテンペレックス（商品名
）を使用し、金属析出速度毎分０．１５μｍ（電流密度
３ｍＡ１０ｆ）で、約２７０分間行う。
して砒化ガリウムを用いた電界効果トランジスタ（以下
、ＧａＡｓＦＥＴと略称）チップの製造においては、第
４図に示されるように厚さ約３０μｍに薄層化した半導
体薄層基板１上に厚さ約４０μｍの金の放熱用金属プレ
ート２を電解めっき法によって形成する。この時の金メ
ツキは、めっき液として例えばテンペレックス（商品名
）を使用し、金属析出速度毎分０．１５μｍ（電流密度
３ｍＡ１０ｆ）で、約２７０分間行う。
しかしながら、上記のごとく製造された半導体チップを
、例えば金−錫の共晶はんだ３を用いて温度３００℃で
外囲器４に接着（マウント）すると、半導体基板と金の
熱膨張係数の違いによって半導体チップは図示のように
凹形に反る。この時の反りの量（第４図のｈ）は、長辺
の寸法にほぼ比例し、例えば３ｍｍの半導体チップの場
合約２６μｍである。
、例えば金−錫の共晶はんだ３を用いて温度３００℃で
外囲器４に接着（マウント）すると、半導体基板と金の
熱膨張係数の違いによって半導体チップは図示のように
凹形に反る。この時の反りの量（第４図のｈ）は、長辺
の寸法にほぼ比例し、例えば３ｍｍの半導体チップの場
合約２６μｍである。
この様に大きく反った半導体チップは、これのマウント
時に、溶融したはんだがチップ全面に均一に漏れないた
めに、接着不良が多く発生する。この半導体チップの反
りを防止するために、マウント時にダイコレット等を用
いてチップを押え付ける方法が採られているが、半導体
チップ表面を傷付けたり、大きなストレスを与えたりす
る恐れがあるため、適切な方法とは言えない。
時に、溶融したはんだがチップ全面に均一に漏れないた
めに、接着不良が多く発生する。この半導体チップの反
りを防止するために、マウント時にダイコレット等を用
いてチップを押え付ける方法が採られているが、半導体
チップ表面を傷付けたり、大きなストレスを与えたりす
る恐れがあるため、適切な方法とは言えない。
（発明が解決しようとする課題）
以上述べたように、従来の方法で製造されたＰ ＨＳ構
造の半導体チップ、特に大形の半導体チップではマウン
ト時に大きな反りが生じ、素子組立ての歩留りが甚だし
く低下してしまう。また、反りの大きい半導体チップは
、局所的に温度が上昇するために、漏れ電流が増大して
熱暴走し易く、半導体素子の性能の劣化や寿命の低下を
招くことになる。
造の半導体チップ、特に大形の半導体チップではマウン
ト時に大きな反りが生じ、素子組立ての歩留りが甚だし
く低下してしまう。また、反りの大きい半導体チップは
、局所的に温度が上昇するために、漏れ電流が増大して
熱暴走し易く、半導体素子の性能の劣化や寿命の低下を
招くことになる。
本発明は上記の問題点を解決するもので、大型のＰＨ８
構造の半導体チップにおいてもマウント時の反りの量が
小さく、素子組立て歩留りが高く。
構造の半導体チップにおいてもマウント時の反りの量が
小さく、素子組立て歩留りが高く。
信頼性の高いＰＨ８構造の半導体チップの製造方法を提
供することを目的とする。
供することを目的とする。
（課題を解決するための手段）
上記目的を達成するために、本発明の半導体装置の製造
方法では薄層化した砒化ガリウム基板上に金の放熱用金
属プレートを有する半導体チップの製造方法において、
上記放熱用金属プレートを電解めっき法によって形成す
る際この金属の析出速度を半導体チップの長辺寸法に対
応した析出速度よりも高速度とすることを特徴とするも
のである。
方法では薄層化した砒化ガリウム基板上に金の放熱用金
属プレートを有する半導体チップの製造方法において、
上記放熱用金属プレートを電解めっき法によって形成す
る際この金属の析出速度を半導体チップの長辺寸法に対
応した析出速度よりも高速度とすることを特徴とするも
のである。
（作 用）
本発明は、半導体チップの製造における放熱用金属プレ
ートの電解めっき形成の金属析出速度を大きくすること
によって、マウント時に生ずる半導体チップの反りを小
さくするもので、そのメカニズムは次のように考えられ
る。
ートの電解めっき形成の金属析出速度を大きくすること
によって、マウント時に生ずる半導体チップの反りを小
さくするもので、そのメカニズムは次のように考えられ
る。
すなわち、金属析出速度を大きくすることによって、め
っきは厚み方向に成長する傾向が強くなり、金属結晶は
針状を呈する。この針状に成長した金属結晶は加熱され
ることにより緻密な結晶に変化し、圧縮応力が働く。そ
のため半導体チップをはんだで接着した時の放熱用プレ
ートの熱膨張量は見掛は上小さくなり、半導体チップの
反りを小さくできる。
っきは厚み方向に成長する傾向が強くなり、金属結晶は
針状を呈する。この針状に成長した金属結晶は加熱され
ることにより緻密な結晶に変化し、圧縮応力が働く。そ
のため半導体チップをはんだで接着した時の放熱用プレ
ートの熱膨張量は見掛は上小さくなり、半導体チップの
反りを小さくできる。
本発明の製造方法を使用することにより、大型の半導体
チップにおいても充分反りが小さいＰＨ３構造の半導体
チップを容易に製造できる。
チップにおいても充分反りが小さいＰＨ３構造の半導体
チップを容易に製造できる。
（実施例）
以下、本発明の一つの実施例を説明する。
本発明者ははじめに、半導体チップを金−錫はんだで接
着した時の反りと放熱用金属プレートを電解めっき法で
形成する際の金属析出速度の関係を調べた。第２図に半
導体チップの反りと金属析出速度の関係を示す。半導体
チップの長辺の寸法は ２ｎｏ、 ３＋ｎｍ、 ４ｎ＋
＋ｏ、半導体基板は厚さ３０μｍの砒化ガリウム、放熱
用金属プレートは厚さ４０μｍの金である。図示の様に
金属析出速度と半導体チップの反りは反比例する。また
半導体チップの反りは半導体チップの長辺寸法に比例す
る。さらに半導体チップの反りと半導体チップの接着不
良の発生率の関係を長辺３ｇ＋の半導体チップについて
調べたところ、第３図に示すように、マウント時の半導
体チップの反りが１０μｍ以下であれば接着不良の発生
率は１０％以下となり、素子組立上は余り問題にならな
い。
着した時の反りと放熱用金属プレートを電解めっき法で
形成する際の金属析出速度の関係を調べた。第２図に半
導体チップの反りと金属析出速度の関係を示す。半導体
チップの長辺の寸法は ２ｎｏ、 ３＋ｎｍ、 ４ｎ＋
＋ｏ、半導体基板は厚さ３０μｍの砒化ガリウム、放熱
用金属プレートは厚さ４０μｍの金である。図示の様に
金属析出速度と半導体チップの反りは反比例する。また
半導体チップの反りは半導体チップの長辺寸法に比例す
る。さらに半導体チップの反りと半導体チップの接着不
良の発生率の関係を長辺３ｇ＋の半導体チップについて
調べたところ、第３図に示すように、マウント時の半導
体チップの反りが１０μｍ以下であれば接着不良の発生
率は１０％以下となり、素子組立上は余り問題にならな
い。
したがって、電解めっき法を用いて金の放熱用金属プレ
ートを形成する際の金属析出速度を、半導体チップの長
辺寸法に対応した析出速度よりも高速度に、すなわち、
第１図に交斜線を施して示す領域内の一例として長辺の
寸法が２ＩＩＩ１１の半導体チップでは毎分１．５μｍ
以上にすることによって、マウント時の反りが１０μｍ
以下のＰＨ８構造の半導体チップを得ることができる。
ートを形成する際の金属析出速度を、半導体チップの長
辺寸法に対応した析出速度よりも高速度に、すなわち、
第１図に交斜線を施して示す領域内の一例として長辺の
寸法が２ＩＩＩ１１の半導体チップでは毎分１．５μｍ
以上にすることによって、マウント時の反りが１０μｍ
以下のＰＨ８構造の半導体チップを得ることができる。
次にＧａＡｓＦＥＴを例に説明する。
例えば、ＦＩＥＴ電極が形成され厚さ３０μｍに薄層化
したＧａＡｓ基板上に、放熱用金属プレートとして例え
ば厚さ４０μｍの金を電解めっき法で形成した。
したＧａＡｓ基板上に、放熱用金属プレートとして例え
ば厚さ４０μｍの金を電解めっき法で形成した。
この際、めっき液は例えばテンペレックス７０２（商品
名）を使用し、金属析出速度を例えば毎分２．５μｍ（
電流密度は５０ｍＡ／ａｌ）で１５分間行なった。この
時のめっき液の温度は７０℃であった。
名）を使用し、金属析出速度を例えば毎分２．５μｍ（
電流密度は５０ｍＡ／ａｌ）で１５分間行なった。この
時のめっき液の温度は７０℃であった。
放熱用金属プレート形成後１個々のチップに分割してＰ
Ｈ５構造のＧａＡｓＦＥＴチップが完成する。
Ｈ５構造のＧａＡｓＦＥＴチップが完成する。
上記の方法で作成した長辺寸法が３ｍｍのＧａＡｓＦＥ
Ｔチップを金−錫はんだで接着したところ、チップの反
りは約７μｍで、従来の２６μ■に比し顕著な向上を示
した。また、接着不良の発生率は約８％で。
Ｔチップを金−錫はんだで接着したところ、チップの反
りは約７μｍで、従来の２６μ■に比し顕著な向上を示
した。また、接着不良の発生率は約８％で。
高い歩留りで素子の組立てができた。
以上述べたように本発明によれば、反りが小さく素子組
立歩留の高いＰＨ８構造の半導体チップが製造できる。
立歩留の高いＰＨ８構造の半導体チップが製造できる。
第１図はチップの長辺寸法と金属析出速度の関係を示す
線図、第２図は半導体チップの反りと金属析出速度の関
係を示す線図、第３図は半導体チップの反りと半導体チ
ップの接着不良の発生率の関係を示す線図、第４図はＰ
Ｈ８構造の半導体チップが外囲器にはんだで溶着された
状態を示す断面図である。 １− −一半導体薄層基板 ２−−−一−−−−−−−放熱用金属プレート３
− はんだ ４ 外囲器
線図、第２図は半導体チップの反りと金属析出速度の関
係を示す線図、第３図は半導体チップの反りと半導体チ
ップの接着不良の発生率の関係を示す線図、第４図はＰ
Ｈ８構造の半導体チップが外囲器にはんだで溶着された
状態を示す断面図である。 １− −一半導体薄層基板 ２−−−一−−−−−−−放熱用金属プレート３
− はんだ ４ 外囲器
Claims (1)
- 薄層化した砒化ガリウム基板上に金の放熱用金属プレー
トを有する半導体チップの製造方法において、上記放熱
用金属プレートを電解めっき法によって形成する際この
金属の析出速度を半導体チップの長辺寸法に対応した析
出速度よりも高速度とすることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63159506A JPH0210759A (ja) | 1988-06-29 | 1988-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63159506A JPH0210759A (ja) | 1988-06-29 | 1988-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0210759A true JPH0210759A (ja) | 1990-01-16 |
Family
ID=15695259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63159506A Pending JPH0210759A (ja) | 1988-06-29 | 1988-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0210759A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9052008B2 (en) | 2010-12-09 | 2015-06-09 | Kobelco Construction Machinery Co., Ltd. | Drive apparatus and construction machine provided with same |
-
1988
- 1988-06-29 JP JP63159506A patent/JPH0210759A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9052008B2 (en) | 2010-12-09 | 2015-06-09 | Kobelco Construction Machinery Co., Ltd. | Drive apparatus and construction machine provided with same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3139426B2 (ja) | 半導体装置 | |
| US4078711A (en) | Metallurgical method for die attaching silicon on sapphire devices to obtain heat resistant bond | |
| US5483092A (en) | Semiconductor device having a via-hole with a void area for reduced cracking | |
| JPH0222540B2 (ja) | ||
| US4876221A (en) | Bonding method | |
| US9401284B2 (en) | Semiconductor device | |
| JPH07142518A (ja) | リードフレームならびに半導体チップおよびそれを用いた半導体装置 | |
| US5046656A (en) | Vacuum die attach for integrated circuits | |
| JPH0210759A (ja) | 半導体装置の製造方法 | |
| JPH08222658A (ja) | 半導体素子用パッケージ及びその製造方法 | |
| JP2608658B2 (ja) | 半導体装置およびその製造方法 | |
| JPS635537A (ja) | 半導体装置 | |
| JP2713200B2 (ja) | 半導体装置およびその製造方法 | |
| JPS606117B2 (ja) | 注入型半導体発光素子 | |
| JP2765624B2 (ja) | 半導体装置の製造方法 | |
| JPS59110185A (ja) | 半導体レ−ザ装置端面保護膜の形成方法 | |
| JPS63140556A (ja) | 半導体装置 | |
| JPS6139581A (ja) | 半導体装置 | |
| JPS63202031A (ja) | 半導体装置 | |
| JPH0140514B2 (ja) | ||
| JPH09246440A (ja) | パッケージの製造方法 | |
| JPH02146748A (ja) | 半導体容器 | |
| JPH03174780A (ja) | 発光ダイオードの製造方法 | |
| JPH05299445A (ja) | 樹脂封止型半導体装置 | |
| JPS59210687A (ja) | 半導体レ−ザ装置 |