JPH02106062A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02106062A JPH02106062A JP25973488A JP25973488A JPH02106062A JP H02106062 A JPH02106062 A JP H02106062A JP 25973488 A JP25973488 A JP 25973488A JP 25973488 A JP25973488 A JP 25973488A JP H02106062 A JPH02106062 A JP H02106062A
- Authority
- JP
- Japan
- Prior art keywords
- grid array
- array substrate
- pin grid
- semiconductor
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000000463 material Substances 0.000 abstract description 7
- 239000002184 metal Substances 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ピングリッドアレイタイプの半導体装置の
構造に関するものである。
構造に関するものである。
最近の半導体パッケージの動向として、パッケージの多
ビン化（例えばクオツドフラットパッケージに代表され
るように）が挙げられる。そのため、半導体パッケージ
のリードピッチの縮小化が進み、非常に小ピツチのリー
ドを有するこの種の半導体パッケージの基板等への実装
が非常に困難となり、一般のユーザーが使用することが
難しくなってきている。そこで上記多ピン化に対しては
、現在ビングリッドアレイ基板が有利であり、かつ実装
も行ないやすいものである。
ビン化（例えばクオツドフラットパッケージに代表され
るように）が挙げられる。そのため、半導体パッケージ
のリードピッチの縮小化が進み、非常に小ピツチのリー
ドを有するこの種の半導体パッケージの基板等への実装
が非常に困難となり、一般のユーザーが使用することが
難しくなってきている。そこで上記多ピン化に対しては
、現在ビングリッドアレイ基板が有利であり、かつ実装
も行ないやすいものである。
そして、第３図は従来のこの種のビングリッドアレイ型
の半導体装置の断面図を示したものであり、図において
、１は半導体素子でありビングリッドアレイ（ＰＧＡ）
基板２の上にダイボンド材３により固着されている。４
は金属細線で、ピングリッドアレイ基板２上の配線パタ
ーン５と半導体素子１上の電極とを接続している。６は
半導体素子１を保護するための封止４１１１脂でその封
止範囲を制限するためにダム７が基板上に設けられてい
る。
の半導体装置の断面図を示したものであり、図において
、１は半導体素子でありビングリッドアレイ（ＰＧＡ）
基板２の上にダイボンド材３により固着されている。４
は金属細線で、ピングリッドアレイ基板２上の配線パタ
ーン５と半導体素子１上の電極とを接続している。６は
半導体素子１を保護するための封止４１１１脂でその封
止範囲を制限するためにダム７が基板上に設けられてい
る。
８はさらに半導体素子１を保護するためのキャップで、
接着剤等で取り付けられろ。９は信号入出力用の金属製
のビンである。また１０は半導体素子１を落とし込むた
めの座グリ部、１１は配線パターン５上に塗布された絶
縁性のコーテイング材である。
接着剤等で取り付けられろ。９は信号入出力用の金属製
のビンである。また１０は半導体素子１を落とし込むた
めの座グリ部、１１は配線パターン５上に塗布された絶
縁性のコーテイング材である。
次に構造についてさらに詳しく説明する。半導体素子１
は直接ビングリッドアレイ基板２上にダイボンド材３で
ダイボンディングされ、その後半導体素子１上のポンデ
ィングパッドとピングリッドアレイ基板２上の配線パタ
ーン５とが金属細線４により接続される。この工程を一
般にワイヤーボデイングといいピングリッドアレイ基板
２には座グリ部１０を設けて、半導体素子１上面とピン
グリッドアレイ基板２上面との高さの違いを少なくして
、ワイヤーボンディング時に金属細線４が半導体素子１
のエツジ部で短絡しない様な構造としている。そしてそ
の後半導体素子１を保護するために封止樹脂６を注入す
る。この封止４！１脂６は一般にエポキシｆＭ脂等が使
われ、初期あるいは硬化途中の加熱時に液化するため、
この封止側ＨＭ６が半導体素子１上である程度の厚みを
もつようにピングリッドアレイ基板２上へダム７を設け
るのが一般的である。また、この場合使用されろ半導体
素子１の保護用の封止側ＩＩＩ！６は一般に耐湿性等が
弱いので、さらに金属などで成形されたキャップ８でピ
ングリッドアレイ基板２の上面全体あるいは半導体素子
１の上部のみを覆うように接着剤などで取りつけろ。
は直接ビングリッドアレイ基板２上にダイボンド材３で
ダイボンディングされ、その後半導体素子１上のポンデ
ィングパッドとピングリッドアレイ基板２上の配線パタ
ーン５とが金属細線４により接続される。この工程を一
般にワイヤーボデイングといいピングリッドアレイ基板
２には座グリ部１０を設けて、半導体素子１上面とピン
グリッドアレイ基板２上面との高さの違いを少なくして
、ワイヤーボンディング時に金属細線４が半導体素子１
のエツジ部で短絡しない様な構造としている。そしてそ
の後半導体素子１を保護するために封止樹脂６を注入す
る。この封止４！１脂６は一般にエポキシｆＭ脂等が使
われ、初期あるいは硬化途中の加熱時に液化するため、
この封止側ＨＭ６が半導体素子１上である程度の厚みを
もつようにピングリッドアレイ基板２上へダム７を設け
るのが一般的である。また、この場合使用されろ半導体
素子１の保護用の封止側ＩＩＩ！６は一般に耐湿性等が
弱いので、さらに金属などで成形されたキャップ８でピ
ングリッドアレイ基板２の上面全体あるいは半導体素子
１の上部のみを覆うように接着剤などで取りつけろ。
従来のピングリッドアレイ型の半導体装置は以上のよう
に構成されているので、ピングリッドアレイ基板２に座
グリ部１０を設けたり、ダム７やキャップ８などの部品
が必要となり、ピングリッドアレイ基板２上に半導体素
子１を搭載する製造プロセスが複雑になったりするとい
う問題点があった。
に構成されているので、ピングリッドアレイ基板２に座
グリ部１０を設けたり、ダム７やキャップ８などの部品
が必要となり、ピングリッドアレイ基板２上に半導体素
子１を搭載する製造プロセスが複雑になったりするとい
う問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、構造が簡単で信頼性の高い半導体装置を得る
ことを目的とする。
たもので、構造が簡単で信頼性の高い半導体装置を得る
ことを目的とする。
この発明に係る半導体装置は、半導体素子を封止したり
オツドフラットパッケージ（ＱＦＰ）等の半導体パッケ
ージをビングリッドアレイ基板上に表面実装したもので
ある。
オツドフラットパッケージ（ＱＦＰ）等の半導体パッケ
ージをビングリッドアレイ基板上に表面実装したもので
ある。
また上記半導体パッケージの実装とともにチップ抵抗や
チップコンデンサ等のチップ部品を併せてビングリッド
アレイ基板上に搭載したものである。
チップコンデンサ等のチップ部品を併せてビングリッド
アレイ基板上に搭載したものである。
この発明における半導体装置は、単体の製品ともなりう
る半導体パッケージをピングリッドアレイ基板上に搭載
することにより、信頼性の高い半導体装置を簡単なプロ
セスで安価に得られる。
る半導体パッケージをピングリッドアレイ基板上に搭載
することにより、信頼性の高い半導体装置を簡単なプロ
セスで安価に得られる。
また、微小ピッチの１ウターリードを有する半導体パッ
ケージもピングリッドアレイ基板上に搭載することでよ
り使い易くなる。
ケージもピングリッドアレイ基板上に搭載することでよ
り使い易くなる。
以下この発明の一実施例を図について説明する。
第１図において、２はビン９を備えたピングリッドアレ
イ基板、２０は半導体パッケージであり、表面実装を行
うタイプのもので例えばクオツドフラットパッケージ（
ＱＦＰ）などである。２１は半導体パッケージ２０のア
ウターリードであり、ピングリッドアレイ基板２上に設
けられた配線パターン５上へ半田などの導電性接合材２
２で接合される。
イ基板、２０は半導体パッケージであり、表面実装を行
うタイプのもので例えばクオツドフラットパッケージ（
ＱＦＰ）などである。２１は半導体パッケージ２０のア
ウターリードであり、ピングリッドアレイ基板２上に設
けられた配線パターン５上へ半田などの導電性接合材２
２で接合される。
次に本発明の構造についてさらに詳しく説明する。半導
体素子１（図示せず）は例えばりすツドフラ、トパッケ
ージの様なトランスファーモールドされる構造の半導体
パッケージ２０の中に収められており、高い信頼性を有
している。そしてこの半導体パッケージ２０を、ビン９
を有するピングリッドアレイ基板２上へ表面実装する。
体素子１（図示せず）は例えばりすツドフラ、トパッケ
ージの様なトランスファーモールドされる構造の半導体
パッケージ２０の中に収められており、高い信頼性を有
している。そしてこの半導体パッケージ２０を、ビン９
を有するピングリッドアレイ基板２上へ表面実装する。
この時、半導体パッケージ２０の１ウターリード２１と
ピングリットアレイ基板２上の配線パターン５との接続
は、導電性接合材２２（例えば半田等）で行なわれる。
ピングリットアレイ基板２上の配線パターン５との接続
は、導電性接合材２２（例えば半田等）で行なわれる。
つまり、ここで使用されるピングリッドアレイ基板２は
第３図に示したような座グリｌＯ、ダム７等をつける必
要もなく簡単な構造となっている。
第３図に示したような座グリｌＯ、ダム７等をつける必
要もなく簡単な構造となっている。
なお、ピングリッドアレイ基板２０として、プリント配
線基板（ＰＣボード）を使用すると良い。
線基板（ＰＣボード）を使用すると良い。
また、上記発明においてはピングリッドアレイ基板２上
に半導体パッケージ２０を搭載する場合を示したが、第
２図に示すようにチップコンデンサーやチップ抵抗など
のチップ部品２３を同時に搭載してもよい。そうするこ
とによって１個のピングリッドアレイ基板上に汎用性の
広い多機能を有する電子回路部品を搭載することができ
る。
に半導体パッケージ２０を搭載する場合を示したが、第
２図に示すようにチップコンデンサーやチップ抵抗など
のチップ部品２３を同時に搭載してもよい。そうするこ
とによって１個のピングリッドアレイ基板上に汎用性の
広い多機能を有する電子回路部品を搭載することができ
る。
以上の様に、この発明によれば、表面実装タイプの半導
体パッケージをピングリッドアレイ基板上へ搭載する構
造としたので、容易にかつ安価に製造でき、さらに半導
体素子をその中に封入した半導体パッケージを使用する
ことから高信頼の半導体装置を得られるという効果があ
る。又、微細ピッチのアウターリードを有する半導体パ
ッケージでもビングリッドアレイ基板に搭載することに
より使い易くなるという効果もある。
体パッケージをピングリッドアレイ基板上へ搭載する構
造としたので、容易にかつ安価に製造でき、さらに半導
体素子をその中に封入した半導体パッケージを使用する
ことから高信頼の半導体装置を得られるという効果があ
る。又、微細ピッチのアウターリードを有する半導体パ
ッケージでもビングリッドアレイ基板に搭載することに
より使い易くなるという効果もある。
またチップ抵抗やチップコンデンサ等のチップ部品を同
時に搭載することによって各種機能を有する半導体装置
を得ることができる。
時に搭載することによって各種機能を有する半導体装置
を得ることができる。
第１図はこの発明の一実施例による半導体装置を示す側
面断面図、第２図は他の発明の一実施例による半導体装
置を示す側面断面図、第３図は従来の半導体装置を示す
側面断面図である。２はビングリッドアレイ基板、５は
配線パターン、９はビン、２０は半導体パッケージ、２
１はアウターリード、２２は導電性接合材、２３はチッ
プ部品である。 なお、図中同一符号は同−又は相当部分を示す。
面断面図、第２図は他の発明の一実施例による半導体装
置を示す側面断面図、第３図は従来の半導体装置を示す
側面断面図である。２はビングリッドアレイ基板、５は
配線パターン、９はビン、２０は半導体パッケージ、２
１はアウターリード、２２は導電性接合材、２３はチッ
プ部品である。 なお、図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）半導体素子を封入した半導体パッケージをピング
リッドアレイ基板上に表面実装により搭載したことを特
徴とする半導体装置。 - （２）半導体素子を封入した半導体パッケージ及びチッ
プ部品をピングリッドアレイ基板上に搭載したことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25973488A JPH02106062A (ja) | 1988-10-14 | 1988-10-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25973488A JPH02106062A (ja) | 1988-10-14 | 1988-10-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02106062A true JPH02106062A (ja) | 1990-04-18 |
Family
ID=17338205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25973488A Pending JPH02106062A (ja) | 1988-10-14 | 1988-10-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02106062A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7942348B2 (en) | 2004-08-03 | 2011-05-17 | Robert Bosch Gmbh | Fuel injector |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189653A (ja) * | 1984-10-09 | 1986-05-07 | Fujitsu Ltd | リ−ドピンの装着方法 |
-
1988
- 1988-10-14 JP JP25973488A patent/JPH02106062A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189653A (ja) * | 1984-10-09 | 1986-05-07 | Fujitsu Ltd | リ−ドピンの装着方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7942348B2 (en) | 2004-08-03 | 2011-05-17 | Robert Bosch Gmbh | Fuel injector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
| KR0169820B1 (ko) | 금속 회로 기판을 갖는 칩 스케일 패키지 | |
| CA1266725A (en) | Integrated circuit chips mounting and packaging assembly | |
| KR960705357A (ko) | 반도체 장치 | |
| JPS63128736A (ja) | 半導体素子 | |
| KR950004467A (ko) | 반도체장치 및 그 제조방법 | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPH02106062A (ja) | 半導体装置 | |
| JPH04144269A (ja) | 混成集積回路装置 | |
| JP3466354B2 (ja) | 半導体装置 | |
| KR100379083B1 (ko) | 리드온칩에어리어어레이범프드반도체패키지 | |
| KR100230921B1 (ko) | CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법 | |
| JPS63244631A (ja) | 混成集積回路装置の製造方法 | |
| KR100251860B1 (ko) | Csp (칩 스케일 패키지)의 구조 및 제조방법 | |
| KR100369397B1 (ko) | 가요성회로기판을이용한볼그리드어레이반도체패키지 | |
| KR100381836B1 (ko) | 반도체패키지 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| KR0185515B1 (ko) | 칩사이즈의볼그리드어레이 | |
| KR20010009995A (ko) | 요홈이 구비된 기판을 포함하는 반도체 패키지 | |
| JPS61177763A (ja) | 半導体装置 | |
| KR930009035A (ko) | 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법 | |
| KR950007011Y1 (ko) | 수지밀봉형 반도체장치 | |
| JPS63110661A (ja) | 半導体集積回路用樹脂封止形パツケ−ジ | |
| JPH0236280Y2 (ja) |