JPH02103591A - 出力ドライバ回路 - Google Patents
出力ドライバ回路Info
- Publication number
- JPH02103591A JPH02103591A JP25861688A JP25861688A JPH02103591A JP H02103591 A JPH02103591 A JP H02103591A JP 25861688 A JP25861688 A JP 25861688A JP 25861688 A JP25861688 A JP 25861688A JP H02103591 A JPH02103591 A JP H02103591A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- terminal
- control pulse
- hold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims description 3
- 230000003321 amplification Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は出力ドライバ回路に関し、特に前段にサンプル
ホールド回路を備えた出力ドライバ回路に関する。
ホールド回路を備えた出力ドライバ回路に関する。
従来、この種の出力ドライバ回路は、第4回に示すよう
に、サンプルホールド回路IAと、このサンプルホール
ド回路IAの出力信号を非反転入力端に入力する増幅器
21とこの増幅器21の出力信号をゲートに入力しソー
スを容量性負荷回路10が接続された出力端子T。に接
続した出力トランジスタ22と出力端子To ・接地電
位端子間に接続され所定の電流を流す定電流負荷回路2
3Aとを備えたバッファ回路2Aとを有する構成となっ
ていた。
に、サンプルホールド回路IAと、このサンプルホール
ド回路IAの出力信号を非反転入力端に入力する増幅器
21とこの増幅器21の出力信号をゲートに入力しソー
スを容量性負荷回路10が接続された出力端子T。に接
続した出力トランジスタ22と出力端子To ・接地電
位端子間に接続され所定の電流を流す定電流負荷回路2
3Aとを備えたバッファ回路2Aとを有する構成となっ
ていた。
第5回にこの出力ドライバ回路のサンプルホールド制御
パルスSHと出力信号vo’、の波形を示す。
パルスSHと出力信号vo’、の波形を示す。
(発明が解決しようとする課題〕
上述した従来の出力ドライバ回路は、容量性負荷回路1
0が接続されている出力端子T。に、出力トランジスタ
22及び定電流負荷回路23Aが接続された構成となっ
ているので、出力信号■o′を速く所定の値い安定させ
るためには大きな出力電流を容量性負荷回路10へ流す
必要があり、従って出力トランジスタ22及び定電流負
荷回路23Aには大きなアイドリング電流が長期間流れ
消費電力が大きくなるという欠点がある。特に、アクテ
ィブマトリクス液晶TVのソースドライバなどに使用し
た場合には、その水平画素数(通常200〜1000本
)だけこの出力ドライバ回路が必要であり、その消費電
力は、著しく大きなものとなる。
0が接続されている出力端子T。に、出力トランジスタ
22及び定電流負荷回路23Aが接続された構成となっ
ているので、出力信号■o′を速く所定の値い安定させ
るためには大きな出力電流を容量性負荷回路10へ流す
必要があり、従って出力トランジスタ22及び定電流負
荷回路23Aには大きなアイドリング電流が長期間流れ
消費電力が大きくなるという欠点がある。特に、アクテ
ィブマトリクス液晶TVのソースドライバなどに使用し
た場合には、その水平画素数(通常200〜1000本
)だけこの出力ドライバ回路が必要であり、その消費電
力は、著しく大きなものとなる。
本発明の目的は、アイドリンク電流を極力小さくして消
費電力を低減することができる出力ドライバ回路を提供
することにある。
費電力を低減することができる出力ドライバ回路を提供
することにある。
〔課題を解決するための手段〕
本発明の出力ドライバ回路は、ホールド制御パルスの前
縁ですでにホールドされている出力信号を解除した後、
サンプリングパルスにより入力信号を−)アンプリング
して内部ホールドし、前記ホルト制御パルスの復縁で内
部ホールドされている信号を新たにホールドして出力す
るサンプルホールド回路と、ソース(又はドレイン〉を
容量性負荷回路が接続された出力端子に接続する出力ト
ランジスタと前記出力端子・接地電位端子間に接続され
所定の電流を流す定電流負荷回路とを備え、前記サンプ
ルホールド回路の出力信号を増幅処理して前記出力端子
へ伝達するバッファ回路と、前記ホールド制御パルスよ
り狭いパルス幅をもちかつこのホールド制御パルスの前
縁から後縁までの間に入るタイミングの放電制御パルス
により導通するスイッチ回路を備え、前記バッファ回路
の入力端及び出力端子を所定のインピーダンスで前記接
地電位端子に接続する放電回路とを有している。
縁ですでにホールドされている出力信号を解除した後、
サンプリングパルスにより入力信号を−)アンプリング
して内部ホールドし、前記ホルト制御パルスの復縁で内
部ホールドされている信号を新たにホールドして出力す
るサンプルホールド回路と、ソース(又はドレイン〉を
容量性負荷回路が接続された出力端子に接続する出力ト
ランジスタと前記出力端子・接地電位端子間に接続され
所定の電流を流す定電流負荷回路とを備え、前記サンプ
ルホールド回路の出力信号を増幅処理して前記出力端子
へ伝達するバッファ回路と、前記ホールド制御パルスよ
り狭いパルス幅をもちかつこのホールド制御パルスの前
縁から後縁までの間に入るタイミングの放電制御パルス
により導通するスイッチ回路を備え、前記バッファ回路
の入力端及び出力端子を所定のインピーダンスで前記接
地電位端子に接続する放電回路とを有している。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の第1の実施例を示す回路図である。
サンプルホールド回路1は、ホールド制御パルスHDO
前縁ですでにホールドされている出力信号VH□を解除
した後、サンプリングパルスSPにより入力信号VIH
をサンプリングして内部ホールドし、ホールド制御パル
スHDのf&縁で内部ホールドされている信号を新たに
ホールドして出力(VHO)する。
前縁ですでにホールドされている出力信号VH□を解除
した後、サンプリングパルスSPにより入力信号VIH
をサンプリングして内部ホールドし、ホールド制御パル
スHDのf&縁で内部ホールドされている信号を新たに
ホールドして出力(VHO)する。
バッファ回路2は、サンプルホールド回路1の出力信号
VH□を非反転入力端に入力し、容量性負荷回路10が
接続されている出力端子T。の信号を反転入力端に入力
する増幅器21と、ソース(又はドレイン)を出力端子
Toに接続しゲートに増幅器21の出力端を接続した出
力トランジスタ22と、出力端子To・接地電位端子間
に接続され所定の電流を流す定電流負荷回路23とをり
1町え、サンプルホールド回路1の出力信号V14.)
を増幅処理して出力端子T。へ伝達する。
VH□を非反転入力端に入力し、容量性負荷回路10が
接続されている出力端子T。の信号を反転入力端に入力
する増幅器21と、ソース(又はドレイン)を出力端子
Toに接続しゲートに増幅器21の出力端を接続した出
力トランジスタ22と、出力端子To・接地電位端子間
に接続され所定の電流を流す定電流負荷回路23とをり
1町え、サンプルホールド回路1の出力信号V14.)
を増幅処理して出力端子T。へ伝達する。
放電回路3は、出力端子T。・接地電位端子間及びバッ
ファ回路2の入力端(増幅器21の非反転入力端)・接
地電位端子間にそれぞれ接続されたスイッチ回路31を
備え、ホールド制御パルスHDより狭いパルス幅をもち
かつこのホールド制御パルスHDの前縁から後縁までの
間に入るタイミングの放電制御パルスDCによりスイッ
チ回路31をそれぞれ導通させ、出力端子T。・接地電
位端子間及びバッファ回路2の入力端・接地電位端子間
をそれぞれ短絡する。
ファ回路2の入力端(増幅器21の非反転入力端)・接
地電位端子間にそれぞれ接続されたスイッチ回路31を
備え、ホールド制御パルスHDより狭いパルス幅をもち
かつこのホールド制御パルスHDの前縁から後縁までの
間に入るタイミングの放電制御パルスDCによりスイッ
チ回路31をそれぞれ導通させ、出力端子T。・接地電
位端子間及びバッファ回路2の入力端・接地電位端子間
をそれぞれ短絡する。
第2回はこの実施例の動作を説明するための各部信号の
波形図である。
波形図である。
ホールド制御パルスHDの前縁によりサンプルホールド
回路1の出力信号vHoが解除された後、放電制御パル
スDCによりスイッチ回路31が閉じ、バッファ回路2
の入力端及び出力端子T。は接地電位レベルとなる。
回路1の出力信号vHoが解除された後、放電制御パル
スDCによりスイッチ回路31が閉じ、バッファ回路2
の入力端及び出力端子T。は接地電位レベルとなる。
ホールド制御パルスHDの後縁によりサンプルホールド
回路1の出力には新たにサンプリングされた信号がホー
ルドされて出力されるが、このときスイッチ回路31は
放電制御パルスDCにより開放されており、従ってバッ
ファ回路2は通常の動作をし出力トランジスタ22を介
して容量性負荷回路10へ電流が流れ出力信号V。を急
速に立上がらせる。
回路1の出力には新たにサンプリングされた信号がホー
ルドされて出力されるが、このときスイッチ回路31は
放電制御パルスDCにより開放されており、従ってバッ
ファ回路2は通常の動作をし出力トランジスタ22を介
して容量性負荷回路10へ電流が流れ出力信号V。を急
速に立上がらせる。
従って、容量性負荷回路10の放電は放電回路3により
行なわれ、充電は出力トランジスタ22を介して行なわ
れるので、定常状態で出力トランジスタ22及び定電流
負荷回路23を流れるアイドリンク電流は極めて小さな
値(従来の1/10〜1/100)にすることかできる
。
行なわれ、充電は出力トランジスタ22を介して行なわ
れるので、定常状態で出力トランジスタ22及び定電流
負荷回路23を流れるアイドリンク電流は極めて小さな
値(従来の1/10〜1/100)にすることかできる
。
第3回は本発明の第2の実施例を示す回路図である。
この実施例は、放電回路3Aの出力端子T。
接地電位端子間の回路に定電流負荷回路23より十分大
きな電流が流せる定電流負荷回路32を設けたものであ
る。
きな電流が流せる定電流負荷回路32を設けたものであ
る。
この定電流負荷回路32は、電界効果l・ランジスタを
使用しバイアス電圧を切換えることにより、定電流負荷
回路とスイッチ回路とを兼ねることができる効果がある
。
使用しバイアス電圧を切換えることにより、定電流負荷
回路とスイッチ回路とを兼ねることができる効果がある
。
以上説明したように本発明は、バッファ回路の入力端及
び出力端子を所定の期間、接地電位端子に短絡または低
インピーダンスで接続して放電させ、この期間サンプル
ホールド回路の出力信号を解除する構成とすることによ
り、定常状態に出力)・ランジスタ及び定電流負荷回路
に流れるアイドリンク電流を著しく低減することができ
るので、消費電力を大幅に削減することができる効果が
ある。特にアクティブマド・リクス液晶ドライバのよう
に出力ドライバ回路が多数使用される場音にはその効果
は著しい。
び出力端子を所定の期間、接地電位端子に短絡または低
インピーダンスで接続して放電させ、この期間サンプル
ホールド回路の出力信号を解除する構成とすることによ
り、定常状態に出力)・ランジスタ及び定電流負荷回路
に流れるアイドリンク電流を著しく低減することができ
るので、消費電力を大幅に削減することができる効果が
ある。特にアクティブマド・リクス液晶ドライバのよう
に出力ドライバ回路が多数使用される場音にはその効果
は著しい。
第1図は本発明の一実施例を示す回路図、第2図は第1
図に示された実施例の動作を説明するための各部信号の
波形図、第3図は本発明の第2の実施例を示す回路図、
第4図は従来の出力ドライバ回路の一例を示す回路図、
第5図は第4図に示された出力ドライバ回路の動作を説
明するための各部信号の波形図である。 1、IA・・・サンプルホールド回路、2.2A・・・
バッファ回路、3,3A・・・放電回路、10・・・容
量性負荷回路、21・・・増幅器、22・・・出力トラ
ンジスタ、23.23A・・・定電流負荷回路、31・
・・スイッチ回路、32・・・定電流負荷回路。
図に示された実施例の動作を説明するための各部信号の
波形図、第3図は本発明の第2の実施例を示す回路図、
第4図は従来の出力ドライバ回路の一例を示す回路図、
第5図は第4図に示された出力ドライバ回路の動作を説
明するための各部信号の波形図である。 1、IA・・・サンプルホールド回路、2.2A・・・
バッファ回路、3,3A・・・放電回路、10・・・容
量性負荷回路、21・・・増幅器、22・・・出力トラ
ンジスタ、23.23A・・・定電流負荷回路、31・
・・スイッチ回路、32・・・定電流負荷回路。
Claims (1)
- ホールド制御パルスの前縁ですでにホールドされている
出力信号を解除した後、サンプリングパルスにより入力
信号をサンプリングして内部ホールドし、前記ホールド
制御パルスの後縁で内部ホールドされている信号を新た
にホールドして出力するサンプルホールド回路と、ソー
ス(又はドレイン)を容量性負荷回路が接続された出力
端子に接続する出力トランジスタと前記出力端子・接地
電位端子間に接続され所定の電流を流す定電流負荷回路
とを備え、前記サンプルホールド回路の出力信号を増幅
処理して前記出力端子へ伝達するバッファ回路と、前記
ホールド制御パルスより狭いパルス幅をもちかつこのホ
ールド制御パルスの前縁から後縁までの間に入るタイミ
ングの放電制御パルスにより導通するスイッチ回路を備
え、前記バッファ回路の入力端及び出力端子を所定のイ
ンピーダンスで前記接地電位端子に接続する放電回路と
を有することを特徴とする出力ドライバ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63258616A JP2576606B2 (ja) | 1988-10-13 | 1988-10-13 | 出力ドライバ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63258616A JP2576606B2 (ja) | 1988-10-13 | 1988-10-13 | 出力ドライバ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02103591A true JPH02103591A (ja) | 1990-04-16 |
JP2576606B2 JP2576606B2 (ja) | 1997-01-29 |
Family
ID=17322753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63258616A Expired - Fee Related JP2576606B2 (ja) | 1988-10-13 | 1988-10-13 | 出力ドライバ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2576606B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008082059A1 (en) * | 2006-12-29 | 2008-07-10 | Ok-Sang Jin | Amplifier with damping resistor in constant current load |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6059389A (ja) * | 1983-09-12 | 1985-04-05 | シャープ株式会社 | 液晶表示装置の駆動回路 |
JPS61234674A (ja) * | 1985-04-10 | 1986-10-18 | Matsushita Electric Ind Co Ltd | サンプルホ−ルド回路 |
-
1988
- 1988-10-13 JP JP63258616A patent/JP2576606B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6059389A (ja) * | 1983-09-12 | 1985-04-05 | シャープ株式会社 | 液晶表示装置の駆動回路 |
JPS61234674A (ja) * | 1985-04-10 | 1986-10-18 | Matsushita Electric Ind Co Ltd | サンプルホ−ルド回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008082059A1 (en) * | 2006-12-29 | 2008-07-10 | Ok-Sang Jin | Amplifier with damping resistor in constant current load |
Also Published As
Publication number | Publication date |
---|---|
JP2576606B2 (ja) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3351192B2 (ja) | 画像読取信号処理装置 | |
US7423458B2 (en) | Multiple sampling sample and hold architectures | |
CA2033020C (en) | C-mos differential sense amplifier | |
US6636084B2 (en) | Sample and hold circuit | |
US6140878A (en) | Transimpedance-type amplifier circuit with interchangeable resistance | |
US3686577A (en) | Sampling and holding system for analog signals | |
JPH07504290A (ja) | オフセット補償形サンプル及びホールド回路及びその操作方法 | |
US4410855A (en) | Electronic analog switching device | |
JP3801112B2 (ja) | 画像読取信号処理装置 | |
US6259316B1 (en) | Low voltage buffer amplifier for high speed sample and hold applications | |
JPH02103591A (ja) | 出力ドライバ回路 | |
JP2777302B2 (ja) | オフセット検出回路、出力回路および半導体集積回路 | |
EP0836275A1 (en) | High speed switched OP-AMP for low supply voltage applications | |
US10085089B1 (en) | Load current sensing circuit for class-D amplifier | |
US6049247A (en) | Low-voltage common source switched-capacitor amplifier | |
JP2728015B2 (ja) | 電荷転送装置 | |
JP2782946B2 (ja) | 半導体集積回路 | |
JPH11213687A (ja) | サンプルホールド回路 | |
JPS6196589A (ja) | 半導体記憶装置のセンスアンプ | |
JP2003281898A (ja) | サンプルホールド回路 | |
JPH02123814A (ja) | 電圧比較器 | |
JPH0721958B2 (ja) | サンプル・ホールド増幅回路 | |
JPH039200Y2 (ja) | ||
JP2553620B2 (ja) | Mos型サンプルホールドドライバー装置 | |
JP2597749B2 (ja) | ピークホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |