JPH02103414A - 光学式パルスエンコーダの補償回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は光学式パルスエンコーダの補償回路に関する
。

〈従来の技術〉 光学式パルスエンコーダは回転角度検出等の用途に種々
の分野で広く使用されている。

第５図にその構成を示す。受光素子アレイ５２はスリッ
ト板５１を介して光ａｔ、！　５０からの光に受光し、
該光信号を人力コンパレータ回路５３に送り、ここで波
形整形してデジタル信号とし、さらにエツジ検出回路５
４と角度パルス発生回路５５でパルス信号として出力す
る構成になっている。

いま、スリット板５１のスリット窓を通して受光素子ア
レイ５２に照射される光帯の幅が受光素子の５個分に対
応した場合の各信号の波形を第６図に示す。

スリット板５１のスリット窓により作られる明暗の光帯
が受光索子アレイ５２上をスイープすることにより、受
光索子アレイ５２からはアナログ波形が出力され、これ
が入力コンパレータ回路５３に人力してデジタル化され
た出力Ｌ０〜Ｌ、になり、これをエツジ検出回路５４に
て片側エツジ検出して、エツジ信号Ｅ。−Ｅ、が作られ
る。そして、角度パルス発生回路５５において該エツジ
信号に同期した角度パルス信号が得られる。

従って、スリット板５１により作られる光帯の１サイク
ルが受光素子アレイ５２上を１回スイープする毎に受光
素子数倍（この例では１０倍）の角度パルス信号が発生
する。即ち、いま光帯の１サイクルが３度の回転角度に
対応しているならば、このエンコーダの角度パルス信号
間隔は１パルス当り０．３度に対応していることになる
。

〈発明が解決しようとする１１１１１１題〉上記した構
成のエンコーダにおいて、受光素子アレイ５２に照射さ
れる光帯の照度が変化することにより、正常なデジタル
化（波形整形）が出来なくなり、誤動作や不動作を生じ
る問題があった。

光帯の照度はスリット板５１が光軸に対して上下方向に
ずれたり、光源５０の光駄が変化したりすることにより
簡、！ｌに変化するため、従来より大きな問題となって
いた。このように照度が変化すると、一定のスレッショ
ルドレベルを有する入力コンパレータ回路５３の動作は
第７図に示すように正常なものでなくなる。即ち、（Ａ
）に示すように受光素子アレイ５２からの入力が大きす
ぎると、入力コンパレータ回路５３の出力はｌｌｌＴ１
１に固定されてしまい、また通に（Ｃ）に示すように受
光索子アレイ５２からの人力が小さすぎろと人力コンパ
レータ回路５３の出力はＩＩＬｌｌに固定さ汎、異常な
デジタル信号が出力される。但し、（Ｉ３）（Ｄ）に示
すように入力コンパレータ回路５３の出力のデユーティ
比が変化しても、エツジ検出回路５４では片側エツジに
よって角度パルスを発生させているため、影響はない。

以上から明らかなように、受光素子アレイ５２に照射す
る光の強度は強ければよいということではなく、動作可
能な照度範囲があり、この照度範囲から逸脱した場合誤
動作、不動作を生じる問題があった。

本発明は上記した問題点を解決するためになされたもの
である。

〈発明の概要〉 上記問題点を解決するために本発明は、受光素子と、該
受光素子からの光信号をデジタル信号に変換するデジタ
ル信号変換手段を有する光学式パルスエンコーダの補償
回路において、デジタル信号変換手段からの出力のデユ
ーティ比を検出する手段と、該検出する手段の検出値に
対応してデジタル信号変換手段の変換感度を切り換える
手段とを備えたことを基本的な特徴とするものである。

〈作用〉 デユーティ比を検出する手段により検出されたデユーテ
ィ比から受光素子に照射される光の照度を検出できる。

即ち、照度が大きくなれば、デユーティ比は大きくなり
、照度が小さくなればデユーティ比も小さくなる。この
検出されたデユーティ比に対応してデジタル信号変換手
段の変換感度を切り換える。これにより、広い照度変化
範囲において出力がＨやＬに固定されることがなくなり
、照度の変化があっても正常な動作が行える。

〈実施例〉 以下本発明の一実施例を図面に基づいて説明する。

第１図はその回路図を示すもので、本発明はＤ／Ａ変換
器１とＤ／Ａコンパレータ２及び基準電流値切換器３と
から構成されている。法ヘリ電流値切換器３は入力コン
パレータ５のｊ＆ｒＰ！電流値を切り換えるものである
。入力コンパレータ５は第５図における人力コンパレー
タ回路５３に該当するものであり、受光索子アレイ５２
からの光信号を受けてデジタル信号をエツジ検出回路５
４に出力する構成になっている。またこの入力コンパレ
ータ５はヒステリシスを有する電流コンパレータになっ
ており、２値の基準電流源Ｉｒｌ、Ｉｒ２を基準電流値
切換器３により切り換えることにより、その感度を切り
換えられるように構成されている。

入力コンパレータ５の特性を第２図に示す。

この入力コンパレータ５の動作感度を決定するＩｏｎ、
Ｉ　ｏｆｆのスレッショルドレベルは下式で示される。

なお、入力コンパレータ５のヒステリシス幅を決めてい
るＩｌｌの電流値は基準電流源を切り換えても変わらな
い。

Ｉｏｎ＝Ｉｒｌ（又はＩｒｅ）　　＋　　Ｉｌｌ　−−
−（１）Ｉ　ｏｆｆ：Ｉ　ｒｌ　（又はＩｒｅ）　−−
−−−−−−−（２）（工１１はヒステリシス電流） 入力コンパレータ５の出力はＤ／Ａ変換器１に入力され
、ここでそのデユーティ比を検出される。

Ｄ／Ａ変換器１は入力コンパレータ５の各出力に対応し
て設けられた同値の抵抗からなる抵抗ラダーとこれに直
列に接続され且つＶｃｃ側に接続されたＲ１５の抵抗か
ら構成されている。このＤ／Ａ変換器１の出力値と入力
コンパレータ５のデユーティ比との関係を下式に示す。

Ｒ１５＋Ｒ６ Ｒ１５＋Ｒ９１４ 受光素子アレイ５２に理想的な状態で光が当たっている
ときはデユーティ比は５０％になるので、Ｄ／Ａ変換器
１の出力電圧値は（４）式のようになる。又光が強くな
リデューテイ比が９０％になった時は（３）式に示す値
になり、逆に光が弱くなリデューティ比が１０％になっ
た時は（５）式に示す電圧値になる。

このように、Ｄ／Ａｍ換器１により人力コンパレータ５
の出力のデユーティ比に対応した電圧を検出することが
可能になる。

このＤ／Ａ変換器１からの出力によりＤ／Ａコンパレー
タ２は基準電流値切換器３に切換信号を出力する構成に
なっている。Ｄ／Ａコンパレータ２は比較器２０とこの
比較器２０の出力によりオン、オフするトランジスタ２
１から構成されており、このトランジスタ２１の出力の
状態変化により基準電流値切換器３は反転切換動作を行
うように構成されている。

比較器２０はＤ／Ａ変換器１からの出力を基準電圧と比
較し、Ｄ／Ａ変換器１からの出力電圧が基準電圧より大
きければ、トランジスタ２１のベース側をＨとしてトラ
ンジスタ２１をオフにするように構成されている。逆に
Ｄ／Ａ変換器１の出力電圧が基準電圧より小さければ、
トランジスタ２１のベース電圧をマイナスにひいてトラ
ンジスタ２１をオンとするように構成されている。トラ
ンジスタ２１はマルチコレクタのＰＮＰ　トランジスタ
であり、１のコレクタが基準電流値切換器３に接続し、
その状態変化により基準電流値切換器３を反転切換する
ように構成されている。トランジスタ２１のエミッタ側
はｖｃｃに接続され、これと並列にｒｌ、ｒｌ、ｒ３か
らなる分圧回路がＶｃｃに接続されている。そして、ト
ランジスタ２１の他のコレクタはｒ３とｒｌの中間に接
続され。

ｒ３をバイパスするようになっている。また、比較器２
０の基壁電圧側はｒｌとｒｌの中間点に接続され、Ｖｃ
ｃを分圧した基準電圧を入力するようになっている。こ
の基準電圧はトランジスタ２１のオン、オフによりｒ３
をバイパスあるいは非バイパスすることにより変わるよ
うに構成されている。

前記したように入力コンパレータ５の出力電圧が基準電
圧より低い場合にはトランジスタ２１はオンとなるが、
この時の基準電圧Ｖｒｅｆｌはｒｌおよびｒｌにより５
　／　６　Ｖ　ｃ　ｃになるように設定されている。ま
た、トランジスタ２１がオフの時は基１１！電圧Ｖｒｅ
ｆ２はｒｌ、　　ｒｌ、ｒ３により５／１４Ｖｃｃとな
るように設定されている。この時の抵抗比を下記（６）
式に示す。

ｒｌ＋ｒ、　　　６ ｒ□＋ｒ、＋　ｒ３　　１４ １、ｒ、：　　ｒ、：　　ｒ３＝５　：　　１　　：　
８−＝　　（６）このようにＤ／Ａコンパレータ２の電
力にヒステリシスをもたせて入力コンパレータ５の感度
を切り換えることにより、切換時点での不安定動作を吸
収することが可能である。このヒステリシスがない場合
、感度が切り換わると瞬間的にデユーティ比が５０％に
近い値に改善されるため、再び切換前の感度に切り換わ
ってしまうことになる。

また、入力コンパレータ５の出力波形のデユーティ比は
スリット板５１自身のたわみ等により何パーセントか変
動する。

次に動作を説明する。

第３図（Ａ）に示すように入力コンパレータ５の感度設
定が高感度の時受光素子アレイ５２の出力が大きくなる
と、入力コンパレータ５出力のデユーティ比は大きくな
り、これが９０％を越えると、Ｄ／Ａ変換器１の出力電
圧は基準′電圧Ｖｒｅｆｌより高くなり、比較器２０の
出力側が１ｊＨｌ＋になり、トランジスタ２１はオフと
なる。これによりトランジスタ２１の！＆準電電流値切
換器３接続するコレクタがその状態を変え、基準電流値
切換器３は反転切り換わり、低感度の基準電流源Ｉｒ２
を入力コンパレータ５に供給する。これにより入力コン
パレータ５のデユーティ比は適正なものに改善される。

この時同時に比較器２０の基準電圧はＶｒｅｆ２に切り
換わる。

一方第３図ＣＢ）に示すようにこの状態から。

受光素子アレイ５２の出力が低下し入力コンパレータ５
の出力のデユーティ比が小さくなり、これが１０％を切
ると、比較器２０の出力はＩＴ　Ｌ　ＩＩになり、トラ
ンジスタ２１がオンになって基準電流値切換器３に接続
するコレクタの状態変化により。

基＄電流値切換器３が反転切り換わり、高感度の基準電
流源Ｉｒｌを入力コンパレータ５に供給する。

これにより入力コンパレータ５の出力のデユーティ比は
光ｇ５０％に近い適正なものに切り換わる。

この時同時に比較器２０の基準電圧はＶｒｅｆｌに切り
換わる。

次に他の実施例を第４図により説明する。

この回路は、入力コンパレータ回路からの出力デジダル
信号Ｌ０〜Ｌ９をアナログ電圧値に変化する′抵抗ラダ
ーから成るＤ／Ａ変換回路と、トランジスタＱｌ、Ｑ２
．Ｑ３と抵抗ｒｌ、ｒ２．ｒ３と定電流源ＣＣからなる
ヒステリシス特性を有する電圧コンパレータ回路と、ト
ランジスタＱ４゜Ｑ５と抵抗ｒ４．ｒ５からなる基Ｑ電
流値切換回路、トランジスタＱ６．Ｑ７と抵抗ｒ６．ｒ
７゜ｒ８．ｒ９からなる基準定電流回路から構成されて
いる。

Ｄ／Ａ変換回路の定数、入出力信号の値は、第１図によ
る説明と同様である。さらに、電圧コンパレータ回路に
おける基準電圧の設定及びヒステリシス電圧の設定も第
１図による説明と同様にｒｌ、ｒ２．ｒ３の抵抗の比に
よって決定する。基準定電流回路における、基準電流値
Ｉｒの設定は。

トランジスタＱ６．Ｑ７からなるカレントミラー回路に
よって構成されており、Ｑ６．Ｑ７のｈＦＥが十分に大
きい場合、Ｉｒは、（７）式で示される。

ｒ６＋ｒ７＋ｒ８　　　ｒ９ したがって、基＄電流切換回路におけるトランジスタＱ
５によって、抵抗ｒ６の両端をスイッチングする事によ
って、基準定電流回路における入力コンパレータ基準電
流値Ｉｒは、以下の２値の間で切り換えられる事になる
。

入力コンパレータ出力信号のデユーティ比が５０％程度
の場合、電圧コンパレータ回路のトランジスタＱ１はオ
フ、Ｑ２はオンとなっており、Ｑ３の各コレクタには、
１．定電流が流れる。これにより、トランジスタＱ４．
Ｑ５がオンとなり、基準電流源の値は１ｒ２となってい
る。同様に六カイＪ号のデユーティ−比が９０％を超え
ると、Ｌ）／Ａ変換出力の電位が基準電位よりも高くな
るから、トランジスタＱ１がオンとなり、Ｑ２がオフと
なる。これよりＱ　３の各コレクタ電流は流れなくなる
事より、電圧コンパレータ回路の基準電圧は下ると共に
トランジスタＱ４．Ｑ５がオフとなり、基準電流源の値
はＩｒｌに切り換る。この状態は、入力信号のデユーテ
ィ−比が１０％を超えて、Ｄ／Ａ変換出力の電位が、切
り換った基準′電位よりも低くなるまで保たれる。

以上のように上記構成では受光索子アレイ５２上の光帯
の変化により入力コンパレータ５の感度が切り換わるた
め、動作範囲が大きくなり、光源の光斌の変化やスリッ
ト板位置の変動などによる誤動作を抑制することが可能
になる。そのため。

光源の輝度選択等が不要になり、またスリット板の取付
位置の精度をそれほど高くする必要がなく、全体として
コストの低減を図ることが可能になる。

また、従来の光学式パルスエンコーダに備えられている
入力コンパレータ５の出力をアナログ量に変換してデユ
ーティ比を検出し、このデユーティ比により入力コンパ
レータ５の感度の切換を行うように構成しているため、
新たな受光素子や、入力コンパレータ回路を増設する必
要がない。また、受光索子アレイを含む信号処理回路側
のみで感度調整が出来、光源と切り離して調整するため
、光学的なフィードバックがなく動作が安定である。

更に、上記実施例では大容量のコンデンサや抵抗を必要
とせず、無調整化が可能であり、ＩＣ化回路として適当
である等の利点がある。

〈発明の効果〉 以上説明したように本発明は、受光素子と、該受光素子
からの光信号をデジタル信号に変換するデジタル信号変
換手段を有する光学式パルスエンコーダの補償回路にお
いて、デジタル信号変換手段からの出力のデユーティ比
を検出する手段と、該検出する手段の検出値に対応して
デジタル信号変換手段の変換感度を切り換える手段とを
備えているため、受光素子に照射される光帯の変動に応
じて感度調整が自動的になされるため、動作の安定化が
図れ且つ動作範囲を拡大することが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２図は入力
コンパレータ５の動作説明図、第３図は動作をこの実施
例の動作説明図、第４図は他の実施例を示す回路図、第
５図は光学式パルスエンコーダの構造を示すブロック図
、第６図と第７図はその動作説明図である。 １　：　Ｄ／Ａ変換器、２　：　Ｄ／Ａコンパレータ、
３：基準電流値切換器、５：人力コンパレータ、２０：
比較器、２１：トランジスタ、５０：光源、５１ニスリ
ット板、５２：受光素子アレイ、５３：入力コンパレー
タ回路、５４：エツジ検出回路。 ５５：角度パルス発生回路。 特許出願人　　　グラリオン株式会社 代理人　　　　　弁理士　高　橋　清　外１名第１図 Ｊ　　　　ｔＪ　　　　Ｊ　　　　、Ｊ　　　　Ｊ　　
　口　　　−！−一第 図 第６図

Claims (1)

1. 【特許請求の範囲】 受光素子と、該受光素子からの光信号をデジタル信号に
   変換するデジタル信号変換手段を有する光学式パルスエ
   ンコーダの補償回路において、デジタル信号変換手段か
   らの出力のデューティ比を検出する手段と、 該検出する手段の検出値に対応してデジタル信号変換手
   段の変換感度を切り換える手段と、を備えたことを特徴
   とする光学パルスエンコーダの補償回路。