JPH0199130A - コンピュータのスタック制御装置 - Google Patents

コンピュータのスタック制御装置

Info

Publication number
JPH0199130A
JPH0199130A JP63195917A JP19591788A JPH0199130A JP H0199130 A JPH0199130 A JP H0199130A JP 63195917 A JP63195917 A JP 63195917A JP 19591788 A JP19591788 A JP 19591788A JP H0199130 A JPH0199130 A JP H0199130A
Authority
JP
Japan
Prior art keywords
stack
register
registers
memory
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63195917A
Other languages
English (en)
Inventor
Otto Muller
オットー　ミューラー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPH0199130A publication Critical patent/JPH0199130A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • G06F7/785—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30101—Special purpose registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/3012—Organisation of register space, e.g. banked or distributed register file
    • G06F9/30134—Register stacks; shift registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G06F9/4484—Executing subprograms
    • G06F9/4486—Formation of subprogram jump address

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Executing Machine-Instructions (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Control Of The Air-Fuel Ratio Of Carburetors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はコンピュータに関し、特にデータスタックの制
御に関する。
従来の技術及び発明が解決しようとする問題点スタック
は新しいデータがその一端に追加又は削除されるデータ
構造である。ブロック志向高級プログラム言語（ＰＬｌ
、ＰＡＳＣＡＬ、ＭＯ−ＤＵＬＡ−２及びＡＤＡ）では
スタック（ランタイムスタックと称する）を使ってサブ
ルーチンの呼出しくコール）の際のパラメータの受渡し
、及び呼出しに後続する呼出されたサブルーチン中の新
しい世代の局所変数の形成がなされる。この新たなスタ
ックの世代はアクチベーションレコード又はスタックフ
レームと称する。受渡されたパラメータは新たなスタッ
ク世代中で局所変数としてフレームポインタＦＰを基準
にアドレスできる。
このために前の命令カウンタＰＣ，前のフレームポイン
タＦＣ，及び状態レジスタＳＲの内容がスタックポイン
タＳＰで指定されるアドレスに記憶される（その際ＳＰ
は増加する）。
スタックポインタＳＰはスタックフレームの終りを指示
する。このスタックポインタは新たに起動されたスタッ
クフレームにより（フレーム命令を介して）そのスタッ
クフレームで必要な局所変数の数だけ増加させることが
できる。必要に応じてフレームポインタＦＰは引継いだ
パラメータの最初の点にまで減少させられることもある
。
次いで前の状態への復帰（リターン）が（リターン命令
を介して）なされる。これらの過程の典型的な例を第１
ａ図〜第１ｄ図に示した。その際、全体のスタックはメ
モリ中に保持される・。
かかる過程は、 １）パラメータをスタック上に記憶させるのに呼出し側
ブＯグラムが必要でありまたパラメータをスタックから
元に復元するのに呼出されたサブルーチンを必要とし、
メモリの読み書きのためのトラヒックが倍増してしまう
； ２）通常、呼出し側のレジスタの多くがスタック上に呼
出側プログラムによりあるいは呼出されたサブルーチン
によりセーブされると同時に後で元の状態に復元される
必要があるため、これに伴うメモリトラヒックが時間の
無駄になる等の問題点を有する。
あるいは上記方法のかわりに以下の過程が単独で又は組
合わされて使われることもあるがその場合でも上記と同
じ問題点が生じる。
１）　スタックを降順方向にアドレスする。
２）内部サブルーチンを呼ぶ際には状態レジスタＳＲは
記憶（セーブ）されない。
３）　フレームポインタＦＰは減少せず、そのかわり引
渡されたパラメータをＦＰに対して負方向へずらすこと
によりアドレスする。
４）ＳＲ，ＰＣ及びＦＰの内容はセーブされ、任意のシ
ーケンスに従って復元される。
５）スタックポインタＳＰは最初の不使用アドレスでは
なく最も後の有効値を指示する。
６）局部変数及び渡されたパラメータはＦＰを基準にア
ドレスされるのではなくＳＰを基準にアドレスされる。
この、場合ＦＰは全く不要である。しかし、この方法は
ＳＰの変更（−時的な結果の記憶のための）により相対
的にアドレスが変化してしまう問題点を有する。
７）スタックポインタＳＰは呼出されたサブルーチン中
のフレーム命令により新しい値に設定されるのではなく
サブルーチン自体をコールすることによりコールされた
サブルーチンで必要とされている値に設定される。この
方法は呼出し側ルーチンにおいては呼出されたルーチン
のためのスタックフレームの長さを逐次的に調整しなけ
ればならないため、あ゛らかしめコンパイルされたサブ
ルーチンを再コンパイルすることなく呼出側ルーチンに
リンクすることができない大きな問題点を有している。
以下の方法もまた従来の技術であり、「メモリ内スタッ
ク」の問題点を回避するものである。
１）全スタックをＣＰＬＪ中のレジスタのＩＩ（例えば
チップ上の）の形に形成する。しかし、この方法はスタ
ックの最大サイズが使用できるレジスタの数で制限され
てしまうため使われることはほとんどない。また複数タ
スク環境では複数のスタックが必要であるが、これらの
スタックはメモリへ移す（変換する）か別のレジスタ組
中に保持するかしなければならない。
２）　スタックをメモリ部及びレジスタ部に分割する。
この場合、スタックの頂部、すなわち新しい又は最新の
スタックフレームのみがレジスタ中にて保持される一方
、古いスタックフレームはスタックのメモリ部中に保持
される。新しいスタックフレームを形成する際にレジス
タ組中に十分なスペースがなかった場合、一番古いレジ
スタスタックフレームのレジスタ内容がスタックのメモ
リ部中に記憶される。これにより記憶されたレジスタの
数は新たなスタックフレームについて余計に必要になっ
たレジスタの数に少くとも等しくなる。
記憶されるレジスタのメモリアドレス（スタックのメモ
リ部のｉｔ位の空いたアドレス）はメモリポイントＭＰ
中に保持される。ＭＰはそのレジスタが記憶されると増
加させられる。
この方法は実質的には第１ａ図〜第１ｄ図に示した標準
的な方法の実行と同じであるが以下の問題点を有する： メモリワードの語長（例えば３２ビット）を有する３つ
のワード（ＳＲ，ＰＣ及びＦＰ）を呼出し命令により戻
り情報としてスタックレジスタ中に記憶させ、またリタ
ーン命令により対応する特殊なレジスタ（ＳＲ，ＰＣ，
ＦＰ）中に復元する必要がある。費用の問題により（単
一のＡＬＵを使う）通常１サイクル当り１ワードしか転
送できず、このため３サイクルが必要になる。
この場合、変形例６）でＦＰを省略することはできなく
なる。これはＦＰが、リターン命令が与えられた場合ス
タックのレジスタ部のアンダー７０−をチェックするの
に必要なためである。
この方法では別のハードウェアにより制御されるスタッ
クポインタが必要であるが、最も新しい（ＦＰに対して
）スタックフレームはレジスタと同様にアドレスされ扱
うことができる。レジスターレジスタアーキテクチュア
では中間結果（括弧計算やループ）の計算のためのスタ
ックは必要ない。これは中間結果がスタックの頂部に記
憶されるのでなく明確に指定された（コンパイル時に）
レジスタ中に記憶されるためである。
３）別の方法ではスタックは（方法２と同様に）メモリ
とレジスタ部とに分割されるが単一のスタックフレーム
は固定された長さを有している。すなわち、受渡しされ
るパラメータ及び変数の数は固定されていて実際に必要
な数と昼無関係である。
このため制御は容易でフレームポインタは単に増加する
か（呼出時）又は単に減少するか（戻り時）で、記憶さ
れる必要がない。スタックポインタＳＰも不要で省略で
きる。
このニレガントかつ簡素な方法の問題点は員重なレジス
タリソースが無駄になることである。場合によっては使
用可能なレジスタの数が実際に必要な数より多かったり
少なかったりする。平均すると５０％のレジスタが使用
されないままである。
この方法は文献上では頻繁に論じられるが実際に使われ
ることはほとんどない。方法２）及び３）は相互に排他
的であるように見えるが、本発明は方法２の利点−スタ
ックフレームが可変長−と方法３の利点−簡素さとスタ
ックポインタの省略−とを問題点を受けつぐことなく結
合する方法を開示する。
問題点を解決するための手段 本発明は一部がランタイムスタック（以下スタックと称
する）として使われる一又は複数のメモリを備えた特に
マイクロプロセッサ構成を有するコンピュータのスタッ
ク制御装置であって、該スタックはさらにレジスタ部と
メモリ部とに分割され、スタックの最上部はレジスタの
組の形に形成され、後の世代のあるいは最も後の世代の
スタックがこのレジスタ組中に保持され、メモリ中に押
込まれる第１のレジスタのメモリアドレス−すなわちメ
モリ中のスタックの最上部の空いたアドレス空間−は、
スタックレジスタの押込みの際に値を増加され又は引出
しの際にその値を減少させられる（あるいは逆も可能な
）メモリポインタＭＰ中に保持され、コンビｌ−夕の最
後の状態が状態レジスタＳＲ中に保持され、復帰アドレ
スを有するプログラムカウンタＰＣ中の先の状態がサブ
プログラム呼出しの際スタックのレジスタ部中にセーブ
され、 スタックのレジスタ部中のスタック世代の最初のレジス
タアドレスをアドレスする世代（フレーム）ポインタＦ
Ｐがサブプログラム呼出しの際にセーブされ、サブプロ
グラム呼出しの前に有効であった世代ポインタは状態レ
ジスタＳＲの一部をなし同じサイクル中の呼出命令に際
しても状態レジスタＳＲと共にセーブされて同じ有効状
態を保ち、サブプログラムから戻る際は世代ポインタＦ
Ｐは状態ワードの一部として状態レジスタＳＲへ戻され
ることを特徴とする装置を提供する。
本発明はまた、一部がフンタイムスタック（以下スタッ
クと称する）として使われる一又は複数のメモリを備え
た特にマイクロプロセッサ構成のコンピュータのスタッ
ク制御装置であって、該スタックはさらにレジスタ部と
メモリ部とに分割され、スタックの最上部はレジスタの
組の形に形成され、後の世代のあるいは最も後の世代の
スタックがこのレジスタ組中に保持され、メモリ中に押
込まれる第１のレジスタのメモリアドレス−すなわちメ
モリ中のスタックの最上部の空いたアドレス空間−は、
スタックレジスタの押込みの際に値を増加され引出しの
際にその値を減少させられる（あるいは逆も可能な）メ
モリポインタＭＰ中に保持され、コンピュータの最後の
状態が状態レジスタＳＲ中に保持され、復帰アドレスを
有するプログラムカウンタＰＣ中の先の状態がサブプロ
グラム呼出しの際スタックのレジスタ部中にセーブされ
、サブプログラムの呼出しがなされる場合、後続される
新しいスタック世代の長さは後のスタック世代の最大長
ではなくて実際の現在長に等しくされ、これによりスタ
ックポインタが省略されることを特徴とする装置を提供
する。
作用 本発明は以下の特徴を有する。
ａ）ＦＰをＭＰと比較する計算モードにおいて、ＦＰは
スタックのレジスタ部中のレジスタの数の２倍の範囲の
整数をあられしさえすればよい。例えばレジスタの数が
６４である場合、ＦＰはＯ〜１２７の間の整数をあられ
しさえすればよく、この範囲の整数は７ビットの２進数
であられせる。
ＦＰの長さが７ビットに減少する結果、以下の利点が得
られる。ＦＰ自体が状態レジスタＳＲの一部を構成し得
る。その結果、ＦＰはＳＲと共に呼出し命令により記憶
できまたＳＲと共にリターン命令により復元することが
できるようになる。
すなわち、方法２）と比較すると１サイクル及びＦＰの
セーブ用のレジスタ全部（ＳＲはＦＰを含む）が省略で
きる。これにより制御が簡単になると同時にユーザプロ
グラムのために１スタック当り１つ余分にレジスタが使
用可能になる。これはスタックフレーム中の制御される
レジスタの３３％の節約になる。ＦＰを短くすることの
別の利点は、ＦＰの増加（呼出命令の際の）又はＦＰの
減少（復帰命令の際の）に既存のレジスタアドレス計算
ユニットを自在に使える一方、３２ビットのＡＬｔＪを
並列に作動させることができる点にある。
この並列動作によりさらにサイクルを節約できる。
フレーム、リターン及びセットスタックアドレス命令に
関する説明の個所で様々な計算モードをＭＰとＦＰの関
係に関連して説明する。セットスタックアドレス命令に
おいてＦＰのメモリアドレスはたった７ビットの長さの
ＦＰから計算できる。
ｂ）スタックポインタが不要になる。これはレジスター
レジスタアーキテクチャにおいて実質的な簡素化になる
。すなわち、たった一つのレジスタ命令（及びメモリ命
令）を実行するだけですむ。
スタック命令（ブツシュダウン及びポツプアップ）は不
要になる。このように命令組が非常に小さくなるため非
常に簡単な制御が可能になるがこれは高速の縮少命令数
コンピュータ（ＲＩＳＧ）で必要とされるものである。
スタックポインタの、中間結果を追跡する機能はいずれ
の場合でもレジスターレジスタアーキテクチャから省略
される。他の機能、すなわち新しいスタックフレームの
始動アドレスの評価は本発明では別の簡単な方法で解決
される。
フレーム命令は実際のスタックフレームの最大長のみを
決定し、呼出し命令は一般に最新のスタックフレームの
最大長よりも短い新たなスタックフレームを後続させる
が、呼出し命令は新たなスタックフレームの開始位置を
その近辺のスタックフレームの限界内で決定する。
この本発明による新規な方法を従来技術による方法７）
と混同してはならない。ここでは新たなスタック形成の
際の長さは呼ばれたサブルーチンの必要に従って呼出命
令により決定されていた。
スタックポインタの省略以外の本発明による新規な方法
の利点は新たなスタックフレームが実際に使われる変数
（及び任意に引渡されたパラメータ）に隣接して結合さ
れることである。普通、新しいスタックの世代は最大長
よりも実質的に短い長さのスタックの世代に後続させら
れる。
特徴ａ）及びｂ）を組合わせることにより、たった６４
個のレジスタを経済的に使って従来の方法と同じあるい
は２倍の数のレジスタ組を使ったのと同等の効果を生じ
るスタックレジスタ組を得ることができる。これはシリ
コンチップ上の大きな面積を節約できると共にレジスタ
の読出し／書込み時間を短縮でき（容量の減少により）
、実質的にサイクル時間を減少させることができるのを
意味する。本発明方法によればレジスタの読取り、処理
及び結果のレジスタへの再書込みはただ１回の非常に短
いサイクルにて実行できる。従来の構成ではレジスタの
数が多くそれに伴ってレジスタの読出し及び書込みサイ
クルが長くなるためかかる過程はいくつかのサイクルに
分割されるのが普通であった。
スタックフレーム当りのレジスタの数を減少させること
に伴う別の利点はタスク変更の際スタックのメモリ部と
して記憶されまた後続復元されるレジスタの数が少くて
すむことである。
実施例 第３図に本発明を使用する３２ビットコンピユータを示
す。図中、本発明に関係のある部分だけが示されている
。個々の部分は以下の機能を有している。
スタックレジスタ組： レジスタＯ〜６３はスタックのレジスタ部を形成する。
これらはフレームポインタＦＰのビット５〜Ｏに関連し
てアドレスされる。換言すれば、実際のスタックフレー
ム（最大１６レジスタ）は命令のレジスタコードを介し
てローカルレジスタ（ＬＯ−最大Ｌ１５）としてアドレ
スされる。絶対スタックアドレスは次式 絶対アドレスニー（ＦＰ＋レジスタコード）ｓｏｄｕｌ
ｏ６４に従って求められる。これは絶対アドレスＯが絶
対アドレス６３の直後に続く（回り込み）ことを意味し
、従って相対アドレスは順次上昇すると考えることがで
きる。
グローバルレジスタ： １９個のグローバルレジスタが使われる。ＧＯ〜Ｇ１５
は命令のレジスタコードによりアドレスされる。Ｇ１６
〜Ｇ１８は特別な命令（倍長語移動）によりアドレスさ
れる。以下のレジスタは特別な機能を有する。
プログラムカウンタＰＣ： Ｇ１はプログラムカウンタである。これは制御ユニット
により次の命令のアドレスへ（分岐がない場合）更新さ
れ、あるいは分岐目標アドレス（分岐時）がロードされ
る。
メモリポインタＭＰ： Ｇ１６はメモリポインタＭＰである。メモリポインタＭ
Ｐはスタック中のメモリ部の最初の空いたロケーション
（メモリスタックの頂部）のアドレスを含む。このアド
レスはスタックのレジスタ部にオーバーフローが生じた
場合にフレーム命令により第７のスタックレジスタ（Ｍ
Ｐのビット７〜２により絶対的にアドレスされる）をセ
ーブするためのものである。
スタック下限ＬＢ： Ｇ１７はスタック下限ＬＢである。ＬＢはメモリスタッ
クの最下位ロケーションのアドレスを含む。これはリタ
ーン命令によりスタックのアンダーフローを抑止するの
に使われる。
スタック上限ＵＢ： Ｇ１８はスタック上限ＵＳである。ＵＢはメモリスタッ
クの最上位ロケーションのアドレスを含む。これはフレ
ーム命令によりスタックのオーバーフローを抑止するの
に使われる。
状態レジスタＳＲ： Ｇｏは状態レジスタＳＲである。ビット２０〜０は本発
明には関係のない、例えば条件ビット（Ｃ，Ｚ、Ｖ、Ｎ
）やいくつかのモードビット、及び最後に実行された命
令の長さ（１〜３半語）をあられす命令長カウンタＩＬ
Ｃ（ビット２０〜１９）を含む。ＳＲのビット３１〜２
５は７ビットフレームポインタＦＰを含む。ＦＰの最下
位６ビットは現在のスタックフレームの開始点、すなわ
ちローカルレジスタＬＯを指示する。［：Ｐはメモリス
タックアドレスの８〜２ビットに等しく、スタックのメ
モリ部ヘプッシユされた場合このアドレスにＬＯの内容
が記憶される。ＳＲのビット２４〜２１は最大フレーム
長ＦＬを含む。ＦＬはこのフレームで使用可能なローカ
ルレジスタの最大数（引渡されたパラメータ、復帰ＳＲ
及び復帰ＰＣを含む）を保持する。ＦＬ＝Ｏは常にＦＬ
−１６と解釈される。
差カウンタに： には内部９ビットカウンタである。ビット８〜０のみが
カウンタビットとして使われビット３１〜９はＫが読取
られる際は常に符号ビット８に等しく設定される。ビッ
ト１〜０は常に０である。
Ｋ［８〜２］はスタックレジスタワードの否定数を有し
、フレーム命令によりメモリスタック上へ押込まれると
共に復帰命令によりメモリスタックから引出される。
算術論理ユニットＡＬＵ　： ３２ビットＡＬＵはソース（Ｙ）オペランド及びあて先
（Ｘ）オペランドをシフトを含め算術的又は論理的に処
理する。結果はあて先（Ｘ）レジスタに再記憶される。
Ｘ及びＹアドレスユニット： Ｙ及びＸレジスタアドレスの双方について−のアドレス
加算／減算器及びこれに記憶されたＹ又はＸアドレスレ
ジスタ（ＡＹＲ及びＡＸＲ）が協働する。レジスタアド
レスはデータ処理（実行）サイクルに先行するデコード
サイクル中で評価されＡＹＲ又はＡＸＲ中に記憶される
。
Ｙ及びＸレジスタ： Ｙレジスタはソース（Ｙ）オペランドの一時メモリであ
る。Ｘレジスタはあて先（Ｘ）オペランドの一時メモリ
である。
第２の書込み路を介してデータワードはメモリからロー
カル及びグローバルレジスタへ直接に転送される。
以下の説明及び図面では以下の定義が使われるニーレジ
スタ又はメモリ中のワードは３２ビットの語長を有し、
ビットＯが最下位ビット、ビット３１が最上位ビットで
ある。
一オペランド［ｘ、、ｙ］はオペランドのビットＸ−ビ
ットｙをあられす。
例：ＭＰ　［８，，２］はＭＰのビット８〜２をあられ
す。
一記号４は式の値によりアドレスされたオペランドをあ
られす。すなわち、式の値がアドレスとして使われる。
文脈に応じて式はメモリロケーション又はローカルレジ
スタをアドレスする。
−記号：−は代入記号であり「〜により置換える」と読
む。
一記号＞、＞ｓ＋ａ、＜は「〜より大」、「〜以上」及
び「〜未満」の関係をあられす。
呼出しくコール）命令（サブルーチンへのジャンプ） ジャンプ先アドレスがプログラムカウンタＰＣに設定さ
れ、ＸレジスタコードがＦＬ中にロードされる。
古い状態レジスタＳＲの内容が（ＦＰ＋ＦＬ）ａ＋ｏｄ
ｕｌｏ６４でアドレスされるスタックレジスタ中にロー
ドされ、古いプログラムカウンタＰＣの内容が（ＦＰ＋
ＦＬ＋１　）Ｉｌｏｄｕｌｏ６４ｔ’７ｔ’ｌ、ｚスサ
れるスタックレジスタ中にロードされる。古いＳＲ及び
ＰＣは命令の開始時の状態、すなわちＦＬがＸレジスタ
コードにより上書きされたりＰＣがジャンプアドレスに
より上書きされる萌の状態をあられす。古い内容はレジ
スタ中に保持される。すなわちレジスタはＳＲ及びＰＣ
の命令開始時の内容のコピーを常に保持する。
ＰＣの古い内容はリターン命令により使われる復帰先ア
ドレスを含む。ＳＲの古い内容は特に現在のスタックフ
レームのＦＰ及びＦＬの復帰状態を回復するのに必要な
全ての情報を含んでいる。
次いでフレームポインタＦＰはＦＬの値だけ増加され（
ＦＬ−０はＦＬ＝１６と解釈される）フレーム長Ｆしは
６に設定される。このようにして新しいスタックフレー
ムが形成される。セーブされたＳＲは新しいスタックフ
レームからローカルレジスタＬＯとしてアドレスされセ
ーブされたＰＣはローカルレジスタ［１としてアドレス
される。
ＦＬは６に設定されるため、残りのレジスタし２〜Ｌ５
は空いており、任意に使用できる。Ｘレジスタコードの
値（Ｏは１６と解釈される）は現在のスタックフレーム
のＦＬ値を超えてはならない。
これを超えてしまうと新たなスタック世代が現在のスタ
ックフレームのＦＬで指定された最大長を超えた所で後
続させられることになり、レジスタ部の開始点が誤って
上書きされてしまう可能性がある。
呼出し命令はスタックレジスタのオーバーフローはチェ
ックせず、従ってフレーム命令により別の呼出し命令を
先行させる必要がある。また、スタックフレームを再構
成す、る必要がある場合フレーム命令を実行しなければ
ならない（ＦＰを減少させて引渡されたパラメータ、Ｆ
Ｌの新しい最大長等をアクセスする、フレーム命令を参
照）。
普通、呼出し命令により設定されるＦＬ−６の長さは新
たなスタックフレームで必要な最大長と等しくない。
パラメータが引渡されてなく別のサブルーチンも呼出さ
れていない場合、フレーム命令は実行されずＦＬ−６は
最大長の適切な平均値になる。
ＦＬの省略時の長さが大きい場合、リザーブされるスタ
ックレジスタの数が多くなりすぎ従ってメモリスタック
上に余計なレジスタが不必要にセーブされることになる
。
言語ＲＡＳＣＡＬではこれに対応する表現はＰＣ：＝飛
越し先アドレス ＦＬニーＸレジスタコード 八　　。
レジスタ（ＦＰ＋ＦＬ）　　、＝ＳＲ（旧）−一呼出命
令以前のＳ　Ｒの状態 Δ　。
レジスタ（ＦＰ＋ＦＬ＋１）　　、−ＰＣ（旧）−一戻
りアドレス ＦＰ　ニーＦＰ＋ＦＬ　： ＦＬニー６ 呼出し命令は３サイクルにわたり実行される。
トラップ命令ニ ドラツブ命令は呼出命令と同様に実行される。
呼出命令と異りＳＲは（ＦＰ＋ＦＬ）ｍｏｄｕｌｏ６４
によりアドレスされたスタックレジスタ中にロードされ
る一方ＰＣは（ＦＰ＋ＦＬ＋１　）ｍｏｄｕｌ。
６４によりアドレスされたスタックレジスタ中にロード
される。これは使えるレジスタアドレスがないためであ
る。
ＦＬは６に設定される。サブプログラムへの飛越しがな
される場合、サブプログラム入口アドレス（アドレスバ
イトにより指定される）がプログラムカウンタＰＣ中に
設けられ、スーパバイザモードフラグ（本発明には関係
なし）が状態レジスタＳＲ中にセットされる。
対応するＰＡＳＣＡＬ表現は以下のようになる。
ｐｃニー人ロアドレスーー表入口へ飛越し△　。
レジスタ（ＦＰ＋ＦＬ）　　、−８Ｒ（旧）二一−トラ
ップ命令前のＳＲの状態 △　。
レジスタ（ＦＰ＋ＦＬ＋１）　　、−ＰＣ（旧）；−一
戻りアドレス ＦＰニーＦＰ−１−ＦＬ； ＦＬ　ニー６　； スーパバイザモードビットニー１゜ トラップ命令は３サイクルで行なわれるフレーム命令： フレーム命令は以下の代入を行なうニ ーＦＰをローカルレジスタのアドレス範囲内の引渡され
たパラメータが含まれるように減少させる。
一フレーム長ＦＬを現在のスタックフレームで必要なレ
ジスタの実際の数に合わせてリセットする。
−１０の予備レジスタを確保して別の呼出し命令あるい
はトラップ命令を実行する。
フレームポインタＦＬはＹレジスタコードの値だけ減少
され、ＦＬの値はＸレジスタコードの値により置換えら
れる。
次いで差、即ち、 空いたレジスター（必要なレジスタ＋１０）が計算され
差カウンタＫ［８，，２］へ置かれＫ［１，、Ｏ］はＯ
とされる。差が負でない場合、ローカルレジスタに必要
な数に予備のレジスタ１０を加えた数のレジスタがスタ
ックのレジスタ部で必要であり、フレーム命令は完了す
る。
差が負の場合は一時的メモリポインタＭＰ、。１が式、 ＭＰ　　　−−ＭＰ−Ｋ ｔｅ僧ｐ。
に従りて計算される（差の値が負であるため、ＭＰｔｏ
ＩＩＩＩ）はＭＰよりも大きくなる）。次いでＭＰｔｏ
ＩＩｌｐはメモリスタックの上限ＵＢと比較される。Ｍ
ＰｔｏＯｌｐがＬＪＢよりも大きい場合、すなわちスタ
ックレジスタをセーブする際にメモリスタックの上限が
超過されるような場合、ＦＰ及びＦＬは元の値にリセッ
トされ、ＭＰの現在値（古い値）は不変に保たれ特別な
エラー処理サブプログラム（フレームエラー）へのトラ
ップがなされる。
上限が超過されない場合はＫ［８，，２］中の負値を有
する差の推定値に等しいスタックレジスタ数をスタック
のメモリ部中に記憶することがまずＭＰのビット７〜２
によりアドレスされた第１のスタックレジスタの内容を
ＭＰによりアドレスされたロケーションへ記憶すること
で開始される。
ＭＰは次いで４バイト（−３，２ビットワード）だけ連
続的に増加され、続くスタックレジスタの内容が増加し
たＭＰの値によりアドレスされたロケーションに記憶さ
れる。差カウンタにはそれぞれ４バイトだけ増加させら
れる。Ｋが０まで増加するとループは終了する。
予備の１０個のレジスタは以下のように使われる。
一呼出し又はトラップ命令が６個のレジスタを使肌 一例外的な事態により生じるサブプログラム後の飛越し
により別の２つのレジスタが使われる（ＦＬは２にセッ
トされる）。
一例外条件ハンドラ中でフレーム命令を実行する際に生
じた「フレームエラー」により残り２つのレジスタが使
われる。
対応するＰＡＳＣＡＬでの表現は ＦＰニーＦＰ−Ｙレジスタコード； ＦＬニーＸレジスタコード： Ｋ　［８，，２］−ＭＰ　［８，，２］＋　（６４−１
０）−（ＦＰ＋ＦＬ）：Ｋ［１，，０１ニー０ニー−６
４−スタックレジスタの数、１〇−予備 Ｋ＞＝Ｏならば次の命令を実行； 一−Ｋが負でなければ命令を完了 ＭＰ　　　°−ＭＰ−にニー−には負であるのでｔｅ慴
ｐ。
ＭＰ、。□＞ＭＰ ＭＰ＞ＵＳならば ＦＰニー古いＦＰ； ＦＬニー古いＦＬニ ドラップ→フレームエラ一二一一一スタックのメモリ部
オーバーフロー くりかえし、 メモリＭＰＡニースタックレジスタＭＰ　［７゜、２］
　。
−一スタックレジスタセーブ→スタックのメモリ部 ＭＰニーＭＰ＋４； Ｋ　：　−に＋４　； をに−０まで実行。
リターン命令： リターン命令は制御をサブプログラムから戻す。
Ｙレジスタコードによりアドレスされたレジスタの内容
が状態レジスタＳＲにロードされ、続くレジスタの内容
がプログラムカウンタＰＣ中にロードされる。
次いで復元されたスタックフレームがスタックのレジス
タ部中に完全に含まれるか否かがチェックされる。これ
は３２ビットに拡張されたフレームポインタＦＰの内容
がＭＰの内容よりも小でなければ、換言すれば拡張され
たＦＰの内容がメモリスタックのロケーションを指示し
なければ真である。ＭＰと拡張されたＦＰとの差は最大
で６４（スタックレジスタの数で）であるのでＭＰのビ
ット８６．２をＦＰと比較すれば十分である。
従って差ＦＰ−ＭＰ　［８，，２］はＫＥＹ、。
２］へ格納されＫ　［１，、Ｏ］はゼロとなる。差が負
でなければ現在のスタックフレームはスタックのレジス
タ部に完全に含まれリターン命令は終了する。
Ｋ　［８，，２］中の差の値が負であればこの値はスタ
ックのメモリ部からロードされるべきレジスタの数をあ
られす。
Ｋを使って一時的メモリポインタＭＰｔｏ、ｌｌｐが式
％式％ により計算される。
次いでＭＰｔ（３ＩＩｉｐはメモリスタックの下限ＬＢ
と比較される。ＭＰｔｏｌＩｉｐがＬＢよりも小である
場合、換言すればメモリスタックの下限が越えられる場
合、ＭＰの元の値は不変で特別なエラー処理サブプログ
ラムへのトラップ（レンジエラー）が生じる。
ＭＰがＬＢよりも小である場合、ＭＰｔ８１１ｉｐはＭ
Ｐ中中口ロードれる。多数の３２ビットワードがＫ［８
，，２］中の差の値に従ってスタックレジスタ中に、ま
ずＭＰｔｅａ。によりアドレスされた第１ワードをレジ
スタアドレスがＭＰｔｅｍｐのビット７〜２で指示され
るスタックレジスタ中へ記憶させることを手はじめとし
て記憶される。ＭＰｔ８１は次いで４バイトだけ増加さ
せられ、またさらにワード転送がなされる。差カウンタ
にもそれぞれ４バイトだけ増加させられ、Ｋがゼロまで
増加するとループは終了する。
対応するＲＡＳＣＡＬ表現は、 ＰＣニーＹレジスタの次のレジスタ； ＳＲ：　−Ｙレジスタ Ｋ　［８，，２］　：＝ＦＰ−ＭＰ　［８，，２］　：
Ｋ［１，、Ｏ］−０： Ｋ〉−０ならば次の命令を実行； 一−Ｋが負でなければ命令終了 ＭＰ　　　’−ＭＰｔｏＩｌ、＋にニー−には負なので
ｔｅｍｐ　” ＭＰｔ８１．ｉｐ＜ＭＰ ＭＰ＜ＵＢならばトラップ→レンジエラー；ＭＰ　：　
−ＭＰｔ、ＩＲ，： くりかえし、 △　・ ＭＰｔｅｍｐ　　・ ｍ−スタックのメモリ部ロード→スタックレジスタ ＭＰ　　　　”−ＭＰｔｏｍｐ＋４　　：ｔｅｍｐ　” ＫニーＫ　　−ト　４　　： をに−０まで実行する。
スタックアドレスセット命令ニ スタックアドレスセット命令はフレームポインタＦＰを
メモリポインタＭＰまで拡張し、結果をＸレジスタコー
ドでアドレスされたレジスタ中に格納する。ＦＰ自体は
不変である。
拡張されたＦＰアドレスはローカルレジスタＬＯがメモ
リスタック中に記憶されているアドレスである。
このアルゴリズムは拡張されたＦＰアドレスがＯ〜６３
までの３２ビットワードの範囲に含まれるＭＰ中のアド
レスに等しいかそれよりも大きいことを前提としている
。拡張されたＦＰアドレスを演算するため、ＭＰの３１
〜９ビット、ＦＰ。
及び２つのゼロビットが連結されて単一の３２ビットア
ドレスが形成される。ＭＰのビット８が１に等しくＭＰ
のビット６（最高ビット）がＯに等しい場合、このアド
レスのビット９にけた上げが加えられて修正がなされる
。
対応する方程式は次のようになる。
Ｘレジスタ：　＝ＭＰ　［３１，，９］／／ＦＰ１０Ｏ
＋ビット９へのけた上げ ｍ−ビット９へのけた上げニー　（ＭＰ　［８］＝１及
びＦＰ　［６］　＝Ｏ） 一一／／は連結をあられす。
このように、スタックアドレスセット命令は現在のスタ
ックフレームのスタックアドレスを計算する。スタック
フレームのスタックアドレスが例えばグローバルレジス
タ中にセーブされた場合、このスタック中の任意のデー
タを、侵から形成されたスタックフレームからでも、セ
ーブされたアドレスを使って、データがスタックのメモ
リ部にあるかレジスタ部にあるかに関りなくアドレスす
ることが可能になる。
ロード及び記憶命令では、これは特別なスタックアドレ
スモードにより行われる。この場合、有効アドレスはス
タックアドレスにメモリ命令中に与えられた変位量を加
えることにより計算される。
次いで有効スタックアドレスはメモリポインタＭＰと比
較される。有効スタックアドレスがＭＰの値よりも小で
ある場合、アドレスされるロケーションはスタックのメ
モリ部中にありメモリのアクセスがなされる。それ以外
の場合はアドレスされるロケーションは有効スタックア
ドレスのビット７〜２によりアドレスされるスタックレ
ジスタ中に存在する。
【図面の簡単な説明】
第１図は従来のメモリスタックの構成を示す図、第２図
は本発明によるレジスタ組中のスタック及びメモリの構
成を示す図、第３図は本発明を使用する３２ビットコン
ピユータの一部を示す図である。 ＬＯ−１１５・・・ローカルレジスタ、ＧＯ〜゛Ｇ１８
・・・グローバルレジスタ、ＦＰ・・・フレームボイン
ク、ＭＰ・・・メモリポインタ、ＬＢ・・・スタック下
限、ＬＩＢ・・・スタック上限、ＳＲ・・・状態レジス
タ、ＩＬＣ・・・命令長カウンタ、ＦＬ・・・フレーム
長、ＰＣ・・・プログラムカウンタ、Ｋ・・・差カウン
タ、ＭＰｔｏｌｌｉｐ・・・−時的メモリポインタ。 特許出願人　オツトー　ミューラ− 手続ネ甫正書（自発） 特許庁長官　　古　１）文　毅　　殿 １、事件の表示 昭和６３年　特許願　第１９５９１７号２、発明の名称 コンピュータのスタック制御装置 ａ　補正をする者 事件との関係　　特許出願人 住所　ドイツ連邦共和国　デー−７７５０コンスタンツ
１６　アム　グッケンピュール　１０番地氏名　オツト
ー　ミューラー ４、代理人 住所　〒１０２　　東京都千代田区麹町５丁目７番地６
、　補正の対象 図面及び委任状。 ７、補正の内容 （１）図面の浄書（内容に変更なし）を別紙のとおり補
充する。 ■　委任状及びその訳文各１通を別紙のとおり補充する
。 以　　上

Claims (15)

    【特許請求の範囲】
  1. （１）一部がランタイムスタック（以下スタックと称す
    る）として使われる一又は複数のメモリを備えた特にマ
    イクロプロセッサ構成を有するコンピュータのスタック
    制御装置であつて、該スタックはさらにレジスタ部とメ
    モリ部とに分割され、スタックの最上部はレジスタの組
    の形に形成され、後の世代のあるいは最も後の世代のス
    タックがこのレジスタ組中に保持され、メモリ中に押込
    まれる第１のレジスタのメモリアドレス−すなわちメモ
    リ中のスタックの最上部の空いたアドレス空間−は、ス
    タックレジスタの押込みの際に値を増加され又は引出し
    の際にその値を減少させられる（あるいは逆も可能な）
    メモリポインタＭＰ中に保持され、コンピュータの最後
    の状態が状態レジスタＳＲ中に保持され、復帰アドレス
    を有するプログラムカウンタＰＣ中の先の状態がサブプ
    ログラム呼出しの際スタックのレジスタ部中にセーブさ
    れ、 スタックのレジスタ部中のスタック世代の最初のレジス
    タアドレスをアドレスする世代（フレーム）ポインタＦ
    Ｐがサブプログラム呼出しの際にセーブされ、サブプロ
    グラム呼出しの前に有効であった世代ポインタは状態レ
    ジスタＳＲの一部をなし同じサイクル中の呼出命令に際
    しても状態レジスタＳＲと共にセーブされて同じ有効状
    態を保ち、サブプログラムから戻る際は世代ポインタＦ
    Ｐは状態ワードの一部として状態レジスタＳＲへ戻され
    ることを特徴とする装置。
  2. （２）一部がランタイムスタック（以下スタックと称す
    る）として使われる一又は複数のメモリを備えた特にマ
    イクロプロセッサ構成のコンピュータのスタック制御装
    置であつて、該スタックはさらにレジスタ部とメモリ部
    とに分割され、スタックの最上部はレジスタの組の形に
    形成され、後の世代のあるいは最も後の世代のスタツク
    がこのレジスタ組中に保持され、メモリ中に押込まれる
    第１のレジスタのメモリアドレス−すなわちメモリ中の
    スタックの最上部の空いたアドレス空間−は、スタック
    レジスタの押込みの際に値を増加され引出しの際にその
    値を減少させられる（あるいは逆も可能な）メモリポイ
    ンタＭＰ中に保持され、コンピュータの最後の状態が状
    態レジスタＳＲ中に保持され、復帰アドレスを有するプ
    ログラムカウンタＰＣ中の先の状態がサブプログラム呼
    出しの際スタックのレジスタ部中にセーブされ、 サブプログラムの呼出しがなされる場合後続する新しい
    スタック世代の長さは後のスタック世代の最大長ではな
    くて実際の現在長に等しくされ、これによりスタックポ
    インタが省略されることを特徴とする装置。
  3. （３）世代ポインタＦＰはレジスタ組のアドレス域を保
    持するのに必要なよりも少くとも１ビット長いが全メモ
    リアドレスのアドレス域例えば３２ビットよりも短いこ
    とを特徴とする請求項１又は２記載の装置。
  4. （４）スタックレジスタ部のレジスタをアドレスする世
    代ポインタＦＰは以下の式 スタックアドレス：＝ＭＰ［３１．．９］／／ＦＰ／／
    ０＋ビット９へのけた上げ、 −−ビット９へのけた上げ：＝ＭＰ［８］＝１及びＦＰ
    ［６］＝０（スタックアドレスはメモリ部中に押込まれ
    る際にアドレスされるのと同じくスタックのメモリ部と
    スタックのレジスタ部の両方のアドレスを含む）に従っ
    て３２ビットスタックアドレスまで拡張されることを特
    徴とする請求項１ないし３のうちいずれか一項記載の装
    置。
  5. （５）世代ポインタＦＰはＡＬＵ中における他の値（例
    えば３２ビットオペランド）の計算と同時にアドレス計
    算ユニットにより増減させられることを特徴とする請求
    項１ないし４のうちいずれか一項記載の装置。
  6. （６）フレーム命令の実行の際使用可能な空いたスタッ
    クレジスタの数が十分か否かが判定され、否であれば少
    くとも不足している数のスタックレジスタがスタックの
    メモリ部中に押込まれることを特徴とする請求項１ない
    し５のうちいずれか一項記載の装置。
  7. （７）フレーム命令は請求項６において押込まれたレジ
    スタに加えて多数の別のレジスタを押込み、これにより
    呼出し命令及び別の２つの例外トラップで必要な予備の
    レジスタが形成されることを特徴とする請求項６記載の
    装置。
  8. （８）フレーム命令によるスタックレジスタの押込みと
    同時にスタックの上限がオーバーフローの発生を検出す
    べくチェックされることを特徴とする請求項１ないし７
    のうちいずれか一項記載の装置。
  9. （９）オーバーフローの可能性がある場合、レジスタは
    セーブされずコンピュータはエラー処理サブプログラム
    へ分岐することを特徴とする請求項８記載の装置。
  10. （１０）リターン命令の実行の際、メモリポインタＭＰ
    を復元されたスタックフレームの世代ポインタＦＰと比
    較することにより復元されたスタックフレームがスタッ
    クレジスタ中に完全に含まれているか否かについて判定
    がなされ、スタックフレームがスタックレジスタ中に完
    全に含まれない場合足りないスタックレジスタがスタッ
    クのメモリ部からロードされることを特徴とする請求項
    １ないし９のうちいずれか一項記載の装置。
  11. （１１）リターン命令によるスタックレジスタのロード
    に一致してスタック下限がオーバーフローの検出のため
    チェックされることを特徴とする請求項１ないし１０の
    うちいずれか一項記載の装置。
  12. （１２）アンダーフローの可能性のある場合、スタック
    レジスタは復元されずコンピュータはエラー処理サブプ
    ログラムへ分岐することを特徴とする請求項１１記載の
    装置。
  13. （１３）状態レジスタＳＲは最大フレーム長ＦＬを含み
    、ＦＬは現在のスタック世代で使用可能なローカルレジ
    スタの最大数（すなわち引渡されたパラメータの数＋ロ
    ーカル変数の数＋引渡される予定のパラメータの数）を
    含むことを特徴とする請求項１ないし１２のうちいずれ
    か一項記載の装置。
  14. （１４）ＦＬの値がゼロである状態はＦＬの値が１６で
    ある状態に等しいと見なされることを特徴とする請求項
    １３記載の装置。
  15. （１５）最大フレーム長ＦＬは新しいスタックフレーム
    がサブプログラムの呼出しによってではなく例外ないし
    トラップにより形成される場合に局部レジスタアドレス
    ＦＰ＋ＦＬにおける新たなスタック世代の開始点を決定
    するのに使われ、この場合にのみ最大フレーム長が最大
    に使われることを特徴とする請求項１２又は１３記載の
    装置。
JP63195917A 1987-08-06 1988-08-05 コンピュータのスタック制御装置 Pending JPH0199130A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19873726192 DE3726192A1 (de) 1987-08-06 1987-08-06 Stacksteuerung
DE3726192.4 1987-08-06

Publications (1)

Publication Number Publication Date
JPH0199130A true JPH0199130A (ja) 1989-04-18

Family

ID=6333220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63195917A Pending JPH0199130A (ja) 1987-08-06 1988-08-05 コンピュータのスタック制御装置

Country Status (7)

Country Link
US (1) US4969091A (ja)
EP (1) EP0303868B1 (ja)
JP (1) JPH0199130A (ja)
KR (1) KR920003274B1 (ja)
AT (1) ATE102718T1 (ja)
DE (2) DE3726192A1 (ja)
HK (1) HK62195A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103575438A (zh) * 2012-07-18 2014-02-12 天地科技股份有限公司 煤矿超前支承压力分布特征监测方法

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02187825A (ja) * 1989-01-13 1990-07-24 Mitsubishi Electric Corp コンピュータ
US5107457A (en) * 1989-04-03 1992-04-21 The Johns Hopkins University Stack data cache having a stack management hardware with internal and external stack pointers and buffers for handling underflow and overflow stack
DE3914195A1 (de) * 1989-04-28 1990-10-31 Siemens Ag Stapelspeicheranordnung
JP2655191B2 (ja) * 1989-07-05 1997-09-17 三菱電機株式会社 演算処理装置
US5640582A (en) * 1992-05-21 1997-06-17 Intel Corporation Register stacking in a computer system
JP3211423B2 (ja) * 1992-10-13 2001-09-25 ソニー株式会社 分岐命令実行方法および分岐命令実行装置
US5893148A (en) * 1994-03-03 1999-04-06 International Business Machines Corporation System and method for allocating cache memory storage space
EP0676691A3 (en) * 1994-04-06 1996-12-11 Hewlett Packard Co Device for saving and restoring registers in a digital computer.
US5655132A (en) * 1994-08-08 1997-08-05 Rockwell International Corporation Register file with multi-tasking support
US6185597B1 (en) * 1995-06-07 2001-02-06 Microsoft Corporation Method and system for expanding a buried stack frame
US5664120A (en) * 1995-08-25 1997-09-02 International Business Machines Corporation Method for executing instructions and execution unit instruction reservation table within an in-order completion processor
DE19640316A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Schaltungsanordnung mit einem Mikroprozessor und einem Stapelspeicher
US5835958A (en) * 1996-10-29 1998-11-10 Sun Microsystems, Inc. Method and apparatus for dynamically sizing non-contiguous runtime stacks
US6219783B1 (en) * 1998-04-21 2001-04-17 Idea Corporation Method and apparatus for executing a flush RS instruction to synchronize a register stack with instructions executed by a processor
KR100319746B1 (ko) * 1998-11-16 2002-02-19 오길록 칠컴파일러의실행시간스택프레임구성방법
US7117342B2 (en) * 1998-12-03 2006-10-03 Sun Microsystems, Inc. Implicitly derived register specifiers in a processor
US7114056B2 (en) * 1998-12-03 2006-09-26 Sun Microsystems, Inc. Local and global register partitioning in a VLIW processor
US6332215B1 (en) * 1998-12-08 2001-12-18 Nazomi Communications, Inc. Java virtual machine hardware for RISC and CISC processors
US7225436B1 (en) 1998-12-08 2007-05-29 Nazomi Communications Inc. Java hardware accelerator using microcode engine
US20050149694A1 (en) * 1998-12-08 2005-07-07 Mukesh Patel Java hardware accelerator using microcode engine
GB2367654B (en) 2000-10-05 2004-10-27 Advanced Risc Mach Ltd Storing stack operands in registers
GB2367653B (en) 2000-10-05 2004-10-20 Advanced Risc Mach Ltd Restarting translated instructions
US20020069402A1 (en) * 2000-10-05 2002-06-06 Nevill Edward Colles Scheduling control within a system having mixed hardware and software based instruction execution
EP1197847A3 (en) * 2000-10-10 2003-05-21 Nazomi Communications Inc. Java hardware accelerator using microcode engine
GB2369464B (en) 2000-11-27 2005-01-05 Advanced Risc Mach Ltd A data processing apparatus and method for saving return state
US7076771B2 (en) 2000-12-01 2006-07-11 Arm Limited Instruction interpretation within a data processing system
GB2376100B (en) * 2001-05-31 2005-03-09 Advanced Risc Mach Ltd Data processing using multiple instruction sets
GB2376099B (en) * 2001-05-31 2005-11-16 Advanced Risc Mach Ltd Program instruction interpretation
GB2376097B (en) 2001-05-31 2005-04-06 Advanced Risc Mach Ltd Configuration control within data processing systems
GB2376098B (en) * 2001-05-31 2004-11-24 Advanced Risc Mach Ltd Unhandled operation handling in multiple instruction set systems
US8769508B2 (en) 2001-08-24 2014-07-01 Nazomi Communications Inc. Virtual machine hardware for RISC and CISC processors
JP2003271448A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd スタック管理方法及び情報処理装置
US7082455B2 (en) * 2002-04-23 2006-07-25 International Business Machines Corporation Method and apparatus of parameter passing of structured data for stored procedures in a content management system
US6938050B2 (en) 2002-04-23 2005-08-30 International Business Machines Corporation Content management system and methodology employing a tree-based table hierarchy which accomodates opening a dynamically variable number of cursors therefor
US6944627B2 (en) * 2002-04-23 2005-09-13 International Business Machines Corporation Content management system and methodology employing a tree-based table hierarchy featuring arbitrary information retrieval from different locations in the hierarchy
US7035854B2 (en) * 2002-04-23 2006-04-25 International Business Machines Corporation Content management system and methodology employing non-transferable access tokens to control data access
US6950815B2 (en) * 2002-04-23 2005-09-27 International Business Machines Corporation Content management system and methodology featuring query conversion capability for efficient searching
US6947948B2 (en) * 2002-04-23 2005-09-20 International Business Machines Corporation Version-enabled, multi-typed, multi-targeting referential integrity relational database system and methodology
US6999966B2 (en) * 2002-04-23 2006-02-14 International Business Machines Corporation Content management system and methodology for implementing a complex object using nested/recursive structures
DE10228758A1 (de) * 2002-06-27 2004-04-22 Infineon Technologies Ag Verfahren und Schaltungsanordnung zur Zuordnung von verfügbarem Speicherbereich innerhalb eines Schreib-Lese-Speichers
US20040003377A1 (en) * 2002-06-28 2004-01-01 Di Loreto Michael A. Converting byte code instructions to a new instruction set
US7131118B2 (en) * 2002-07-25 2006-10-31 Arm Limited Write-through caching a JAVA® local variable within a register of a register bank
US7299343B2 (en) * 2002-09-27 2007-11-20 Verisilicon Holdings (Cayman Islands) Co. Ltd. System and method for cooperative execution of multiple branching instructions in a processor
US7493478B2 (en) * 2002-12-05 2009-02-17 International Business Machines Corporation Enhanced processor virtualization mechanism via saving and restoring soft processor/system states
US7392246B2 (en) * 2003-02-14 2008-06-24 International Business Machines Corporation Method for implementing access control for queries to a content management system
GB2399897B (en) * 2003-03-26 2006-02-01 Advanced Risc Mach Ltd Memory recycling in computer systems
US7467386B2 (en) * 2004-01-16 2008-12-16 International Business Machines Corporation Parameter passing of data structures where API and corresponding stored procedure are different versions/releases
GB2412192B (en) * 2004-03-18 2007-08-29 Advanced Risc Mach Ltd Function calling mechanism
US7802080B2 (en) 2004-03-24 2010-09-21 Arm Limited Null exception handling
US7930526B2 (en) 2004-03-24 2011-04-19 Arm Limited Compare and branch mechanism
FR2896600B1 (fr) * 2006-01-24 2008-03-28 Atmel Nantes Sa Sa Dispositif de traitement en notation polonaise inversee pour la manipulation de tableau, et circuit integre electronique comprenant un tel dispositif de traitement
US8151031B2 (en) * 2007-10-31 2012-04-03 Texas Instruments Incorporated Local memories with permutation functionality for digital signal processors
US8769233B2 (en) * 2011-06-14 2014-07-01 International Business Machines Corporation Adjusting the amount of memory allocated to a call stack
US10205640B2 (en) 2013-04-11 2019-02-12 Oracle International Corporation Seasonal trending, forecasting, anomaly detection, and endpoint prediction of java heap usage
US9239801B2 (en) * 2013-06-05 2016-01-19 Intel Corporation Systems and methods for preventing unauthorized stack pivoting
US11327797B2 (en) 2016-05-09 2022-05-10 Oracle International Corporation Memory usage determination techniques

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543136U (ja) * 1978-09-13 1980-03-21
JPS5843043A (ja) * 1981-09-08 1983-03-12 Oki Electric Ind Co Ltd デ−タ処理装置の呼び出し命令方式
JPS6149696A (ja) * 1984-08-17 1986-03-11 Yokogawa Hokushin Electric Corp パルスモ−タ駆動装置
JPS6252637A (ja) * 1985-08-30 1987-03-07 アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド デジタルプロセツサ制御
JPS62154143A (ja) * 1985-12-27 1987-07-09 Matsushita Electric Ind Co Ltd マイクロコンピユ−タ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3889243A (en) * 1973-10-18 1975-06-10 Ibm Stack mechanism for a data processor
FR2253425A5 (ja) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
US4217638A (en) * 1977-05-19 1980-08-12 Tokyo Shibaura Electric Co., Ltd. Data-processing apparatus and method
JPS5474651A (en) * 1977-11-28 1979-06-14 Toshiba Corp Stack control system
JPS5616248A (en) * 1979-07-17 1981-02-17 Matsushita Electric Ind Co Ltd Processing system for interruption
US4313161A (en) * 1979-11-13 1982-01-26 International Business Machines Corporation Shared storage for multiple processor systems
US4524416A (en) * 1980-04-15 1985-06-18 Honeywell Information Systems Inc. Stack mechanism with the ability to dynamically alter the size of a stack in a data processing system
DE3270597D1 (en) * 1981-06-30 1986-05-22 Fujitsu Ltd Data processing system
US4399507A (en) * 1981-06-30 1983-08-16 Ibm Corporation Instruction address stack in the data memory of an instruction-pipelined processor
JPS58103043A (ja) * 1981-12-15 1983-06-18 Matsushita Electric Ind Co Ltd スタック形成方法
CA1187200A (en) * 1982-02-24 1985-05-14 David R. Ditzel Computer with automatic mapping of memory contents into machine registers
US4724517A (en) * 1982-11-26 1988-02-09 Inmos Limited Microcomputer with prefixing functions
US4704679A (en) * 1985-06-11 1987-11-03 Burroughs Corporation Addressing environment storage for accessing a stack-oriented memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543136U (ja) * 1978-09-13 1980-03-21
JPS5843043A (ja) * 1981-09-08 1983-03-12 Oki Electric Ind Co Ltd デ−タ処理装置の呼び出し命令方式
JPS6149696A (ja) * 1984-08-17 1986-03-11 Yokogawa Hokushin Electric Corp パルスモ−タ駆動装置
JPS6252637A (ja) * 1985-08-30 1987-03-07 アドバンスト・マイクロ・デイバイシズ・インコ−ポレ−テツド デジタルプロセツサ制御
JPS62154143A (ja) * 1985-12-27 1987-07-09 Matsushita Electric Ind Co Ltd マイクロコンピユ−タ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103575438A (zh) * 2012-07-18 2014-02-12 天地科技股份有限公司 煤矿超前支承压力分布特征监测方法

Also Published As

Publication number Publication date
DE3888259T2 (de) 1994-09-08
DE3888259D1 (de) 1994-04-14
EP0303868A2 (en) 1989-02-22
ATE102718T1 (de) 1994-03-15
KR890004236A (ko) 1989-04-20
KR920003274B1 (ko) 1992-04-27
HK62195A (en) 1995-05-05
EP0303868B1 (en) 1994-03-09
US4969091A (en) 1990-11-06
DE3726192A1 (de) 1989-02-16
EP0303868A3 (en) 1989-10-11

Similar Documents

Publication Publication Date Title
JPH0199130A (ja) コンピュータのスタック制御装置
JP5680679B2 (ja) 例外イベントを取り扱うための装置および方法
US5713038A (en) Microprocessor having register file
US20020144093A1 (en) Method and apparatus for restoring registers after cancelling a multi-cycle instruction
US5249148A (en) Method and apparatus for performing restricted modulo arithmetic
JP2002503370A (ja) コプロセッサ・データ・アクセス制御
JP2012530315A (ja) データ処理装置および方法
US5438669A (en) Data processor with improved loop handling utilizing improved register allocation
US7080239B2 (en) Loop control circuit and loop control method
KR20010040919A (ko) 동일한 논리 공간을 점유하는 다중 레지스터 파일을포함하는 마이크로프로세서
JP2850808B2 (ja) データ処理装置およびデータ処理方法
US7100029B2 (en) Performing repeat string operations
US5729723A (en) Data processing unit
US6772292B2 (en) Two area stack
JP3490191B2 (ja) 計算機
EP0448058A2 (en) Microprocessor capable of transferring data without intermediary of execution unit
JPH011033A (ja) コンピュ−タ装置
JPS6051947A (ja) 仮想記憶計算機における命令先取方式
KR930003410B1 (ko) 스택영역의 데이터참조를 고속으로 행하는 데이터처리장치
KR100654477B1 (ko) 프로세서 동작 방법
JP3341847B2 (ja) データ処理装置
JPH0219495B2 (ja)
EP0634717B1 (en) Data processing unit
JPS61100836A (ja) 移動命令論理比較命令処理方式
JPH0248935B2 (ja)