JPH0192821A - デジタル周波数シンセサイザー - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、一般に、広範な各種合成信号波形を発生する
マルチチャネル信号シンセサイザーシステムに関するも
のであり、とりわけ、選択可能な波形及び変調特性を備
えた１つ以上の出力信号を送り出す４チヤネル数値デジ
タルシンセサイザーシステムに関するものである。

（発明の技術的背景及びその問題点） はとんどの信号シンセサイザーシステムは、電気的シス
テムのテスト評価を可能にする周波数精度、及び、分解
能を備えた、精密な波形の信号を発生する。例えば、シ
ングルチャネルシンセサイザーシステムは、用途に合わ
せて、正弦波、方形波、三角波、ランプ波といった波形
を発生する、シンセサイザー、関数発生器、および掃引
発生器としての働きが可能である。シンセサイザーとし
て、シングルチャネルシステムは、精密に周波数制御を
施した波形を発生する。関数発生器として、該シンセサ
イザーシステムは、正弦波、方形波、三角波、ランプ波
といったさまざまな波形を発生する。掃引発生器として
、該シンセサイザーは、ある範囲の周波数について掃引
することができる。

しかしながら、先行技術によるシンセサイザーシステム
については、スペクトルの純度、位相ノイズ、位相精度
といった点で、性能を向上させることが強く望まれてい
る。さらに、先行技術のシンセサイザーシステムには、
さまざまな付加能力及び機能を備えることが望ましい。

当該技術においては、各種のデジタル周波数シンセサイ
ザーが知られている。１９７３年、５月２２日に、Ｌｅ
ｌａｎｄ　Ｂ、Ｊａｃｋｓｏｎに対し付与された“デジ
タル周波数シンセサイザー”と題する米国特許第３．３
７５．２６９号には、所望の周波数出力が得られるよう
にプログラムできるデジタル周波数シンセサイザーが開
示されている。Ｊａｃｋｓｏｎが開示したデジタルシン
セサイザーには、シンセサイザーから出力される所望の
信号のデジタルサンプルに対応したデジタル値を記憶す
る、読出し専用メモリー（ＲＯＭ）のような記憶手段が
設けられている。これらデジタルサンプルは、正弦波の
ようなあらかじめ決められた波形を表わしている。あら
かじめ決められた周波数出力を表わすデジタル信号に応
答して、記憶手段から、それに記憶されているデジタル
値に対応する出力信号が送りに出される。順次発生する
デジタル値は、゛デジタル・アナログコンバータ（ＤＡ
Ｃ）に送られ、所望の出力信号がステップ式に表示され
ることになる。

この出力信号は、次に、低域フィルターで平滑化され、
あらかじめ決められた周波数及び波形を備えた出力信号
を生じることになる。Ｊａｃｋｓｏｎのシンセサイザー
システムの場合、マルチチャネルの能力もないし、また
、選択的に変調したり波形を発生する能力もない。

（発明の目的） 本発明の主たる目的は、簡単なプログラミングによって
、選択可能な各種基本波形から合成出力波形信号が得ら
れる、マルチ・ファンクション・デジタル周波数シンセ
サイザーを提供することにある。

本発明のもう１つの目的は、多重内部チャネルを有して
、選択可能な波形に、シングルチャネルの周波数、振幅
、位相、及び、パルス変調を行う、あるいは、その出力
で総和されて、単一の合成出力波形を発生するような、
マルチ・ファンクション・デジタル周波数シンセサイザ
ーシステムを提供することにある。

本発明のもう１つの目的は、単一のＶＬＳＩ集積回路（
ＩＣ）を利用して、直接デジタル合成、波形発生、総和
、乗算、及び、多重化機能が得られるようにし、これに
よって高レベルの集積化を実現して、低コストで、明確
な精度と正確な繰返し性を備えた出力信号が生じるよう
にするデジタル周波数シンセサイザーを提供することに
ある。

（発明の概要） 本発明の原理によれば、マルチ・ファンクション・デジ
タル周波数シンセサイザーには、ディス望の出力信号の
あらかじめ決められた出力周波数及びその他の特性をプ
ログラムし、プログラムされた入力を表わすデジタル信
号を発生スルようになっている。波形合成回路には、合
成波形の数値表示を計算するため、デジタル技術が利用
されている。波形シンセサイザーは、４つの独立した内
部チャネル上に選択可能な各種波形を発生することがで
きる。次に、内部チャネルで発生した波形を任意に組み
合わせることによって、振幅、位相、周波数、または、
パルス変調において、チャネルの１つを変調するのに利
用することが可能になる。

変調タイプと波形源との組合せは、いずれも、同時に利
用することができる。例えば、チャネルＢ及びＣにおけ
る波形の和を利用して、チャネルＡの波形に振幅変調を
施し、同時に、チャネルＤの波形によって、チャネルＡ
の波形に周波数変調を施すことが可能である。さらに、
独立したチャネルの任意の波形を総和して、出力から合
成波形が生じるようにすることもできる。

時間多重化を利用することによって、多重波形発生、多
重波形総和、及び、合成波形変調が可能になる。この時
間多重化の利用によって、集積口サイザーは、正弦波、
方形波、ランプ波、三角波といった４つの基本的波形信
号タイプを発生し、また、−様なノイズとガウスノイズ
の両方に加え、直流基準波形も発生する。位相累算器が
、デジタルランプ信号を発生し、これに簡単な茜数値変
換処理を加えることによって、三角波形とランプ波形が
発生する。ＲＯＭのような記憶手段に、複数の位相ポイ
ントにおける正弦波の大きさに対応する複数のデジタル
値が記憶されている。位相累算器のデジタルランプ出力
は、これらの位相ポイントに対応する。正弦波を発生す
るためには、記憶手段は、位相累算器の出力信号に応答
し、所望の正弦波出力信号を表わしたデジタル出力値を
送り出すことになる。ノイズＲＯＭと組み合わせたノイ
ズ発生器によって、−様なノイズ信号とガウスノイズ信
号とが送り出される。方形波は、一連のデジタル波形を
出力し、所望の時にレベルをスイッチすることによって
デジタル合成される。波形シンセサイザーから出力され
る各種波形は、マルチプレクサ−に結合され、４つの内
部チャネルのそれぞれについて所望の出力波形が多重化
され、単一の出力ラインへ送り出される。次に、４つの
時間多重化内部チャネルが、連続的組合せによって総和
器で組み合わせられ、４つの時間多重化信号を発生する
。この４つの信号は、入力マルチプルフサ−に結合され
て、内部チャネルＡを変調し、この４つの信号のうち選
択された信号が、さらに、ＤＡＣ及び低域フィルターに
結合されて、所望の周波数変調を施した波形を有する平
滑な出力信号を発、生する。

３つまでの出力セフシランを加えることによって、４つ
までの出力信号を備えたシステムを形成し、これによっ
て、各出力信号毎に周波数、振幅、波形、及び、位相を
独立してセットできるようにすることが可能になる。こ
のオプシゴンの場合、出力信号は独立しているが、出力
間の相対位相は、０．１度の分解能で、０度〜３５９．
９度の範囲で精密に制御することが可能である。

時間多重化を利用することにより、波形シンセサイザー
、総和回路構成、及び、乗算回路構成に必要なハードウ
ェアを大幅に削減することが可能になる。例えば、波形
シンセサイザーの場合、必要な能動ハードウェアは、約
１７４に減らしても、なお、４つの内部チャネルが形成
される。このハードウェアの削減によって、上述の全て
の能力を１つのＩＣチップに盛り込むことが可能になる
。

この単一のＩＣチップによって、先行技術のシンセサイ
ザーに比べ、コストが低く、信鎖性が高く、適用しやす
い１組の所望の機構が得られることになる。さらに、直
接デジタルシンセサイザーが、精度と正確な繰り返し性
を保証する。アナログテクノロジーと比べると、ドリフ
トが解消され、精度が向上し、必要とされる調整の数が
大幅に減少することになる。

（発明の実施例） ここで第１図を参照すると、本発明の原理に基づくマル
チ・ファンクシラン・デジタル周波数シンセサイザーの
概念ブロック図が、示されている。

このシンセサイザーは、４つの本質的１く同一のシンセ
サイザーチャネル１０．２０．３０．４０、すなわち、
それぞれ、チャネルＡ、チャネルＢ、チャネルＣ１チャ
ネルＤから構成されており、出力チャネル２３から単一
出力を送り出すようになっている。チャネルＡは、調整
可能な周波数　発生器１０１が位相オフセット及び変調
ブロック１０３に結合され、後者がさらに波形発生器１
０７に結合されるように構成された一次シンセサイザー
１０である。波形発生器１０７は、正弦波、方形波、三
角波、ランプ波、均一なノイズ、ガウスノイズ、及び直
流の波形をデジタル方式で精密に合成する。これら基本
波形の任意の波形を選択し、振幅変調ブロック１０５に
出力することができる。振幅変調ブロック１０５の出力
は、パルス変調ブロック１９を介してチャネル総和ブロ
ック２１に結合される。ライン２５の入力信号によって
、周波数発生器１０１に対する所望の出力周波数がセッ
トされる。チャネルＡに対する初チャネルＢ、、Ｃ，及
びＤは、それぞれ本質的に同一のシンセサイザーブロッ
ク２０．３０、及び、４０らに、波形発生器ブロック２
０７へと結合された調整可能な周波数発生器２０１から
構成されている。

波形発生ブロック１０７と同様に、６つの基本波形がデ
ジタル方式で合成され、選択された波形が、振幅レベル
セットブロック２０５に出力される。チャネルシンセサ
イザー２０．３０、及び、４０のそれぞれについて、所
望の周波数、位相角オフセット、波形、及び、振幅レベ
ルが、別個にセットされる。

各チャネルシンセサイザー２０．３０、及び、４０の出
力が、別々の総和ブロック１１．１３．１５．１７、及
び、２１のうちの１つに選択的に結合できるようになっ
ている。ＦＭ総和ブロック１１は、それに入力されるチ
ャネルシンセサイザー２０．３０、及び、４０の出力を
任意に組合せ、チャネルＡの周波数発生器１０１に対し
ＦＭ信号を加えることができる。同様に、位相変調総和
ブロック１３、振幅変調総和ブック１５、及び、パルス
総和ブロック１７は、チャネルシンセサイザー２０．３
０、及び、４０の出力の１つないし全てを任意の組合せ
で総和し、それぞれ、位相変調ブロック１０３、振幅変
調ブロック１０５、及び、パルス変調ブロック１９に対
して変調信号を送り出す、さらに、チャネルシンセサイ
ザー２０．３０、及び４０の１つ以上の出力をチャネル
総和敷１１に結合して、パルス変調ブロック１９の出力
と総和し、また、互いに総和して、出力チャネル２３の
出力を送り出すこともできる。

ここで第２図をも参照すると、以上に述べたマルチ・フ
ァンクション・デジタル周波数シンセサイザーの概略ブ
ロック図が示されている。デジタル周波数シンセサイザ
ーシステムは、デイスプレィ付きキーボードユニット５
０、ホストマイクロプロセッサ−６０、デジタル信号プ
ロセッサー７０、通信バスインターフェース６５、及び
、それぞれ、出力チャネル１及び２を形成する出力チャ
ネルボード８０及び９０から構成されている。デイスプ
レィ付きキーボードユニット５０には、チャネル１及び
チャネル２における出力信号の全てのパラメータを完全
にプログラムできるようにする、キーバッド及び背面照
明式液晶デイスプレィが設けられている。−プログラム
できるパラメータには、選択可能な波形、位相オフセッ
ト、周波数、細密レベルセツティング、及び、変調タイ
プがある。ソフトキー（不図示）によって、動作モード
及びシーケンス機能の完全な制御が行なえるようになっ
ている。

デイスプレィ付きキーボードユニット５０は、また、チ
ャネル１及び２における独立した出力間の相対位相差に
対する精密な制御ｅ行なう。マイクロプロセッサ−６０
は、シンセサイザーシステムに対する全体的な制御を行
なうものである（この用途には、Ｍｏｔｏｒｏｌａ製の
ＭＣ６８０９と表示されたマイクロプロセッサ−を利用
することができる）。また、マイクロプロセッサ−６０
には、シンセサイザーシステムで用いる基本波形を表わ
した各種の組になった数値データを記憶するのに必要な
、ランダムアクセスメモリー（ＲＡＭ）及びＲＯＭのス
ペースが設けられている。通信バスインターフェース６
５によって、デジタル周波数シンセサイザーシステムと
他の計器とのネットワーク化が可能になり、テスト及び
解析能力を付加することになる。デジタル信号プロセッ
サー７０は、第１図に示す別個になった多重シンセサイ
ザーチャネルを可能にするための、直接数値デジタル合
成は、総和、乗算、及び、多重化といった能力を付与す
る集積回路から構成されている。望ましい実施例におい
ては、デジタル信号プロセッサーフ０が、ＮＭＯ３ＶＬ
ＳＩテクノロジーを用いた単一のモノリシック集積回路
で構成される。内部基準信号源６６、位相ロックループ
６７、及び、電圧制御式オシレータ６９によって、デジ
タルプロセッサー７０に対し必要な基準及びクロック信
号が加えられる。外部基準信号が、ライン７３で入力さ
れ、外部信号源（不図示）に対し該システムを位相ロッ
クすることが可能になる。

バス６８に外部制御信号を加えると、内部チャネルＡに
直接プログラミングを施し、独立した位相、振幅１．及
び、周波数状態にある、あらかじめ決められたシーケン
スの出力信号が生じるようにすることが可能になる。出
力チャネルボード８ｏ及び９゜ば、それぞれ、２つの全
く同じ出力チャネルである、チャネル１及びチャネル２
を形成している。

出力チャネルボード８０は、信号バス８０１によってデ
シ゛り１し信号プロセッサー７０の出力信号を受信する
。デジタル信号プロセッサー７０からの出力信号は、デ
イスプレィ付きキーボードユニット５０でプログラムさ
れた、出力チャネル１に対する所望の出力信号を表わす
１２ビツトのデジタル語の形をとる。

ＤＡＣ８０３が、デジタル信号をアナログ波形に変換す
る。アナログフィルター８０５及び８０７によって平滑
化が施され、同時に、差動増幅器８０９によって、出力
ライン８１１及び８１３に差動出力が送り出される。同
様に、出力チャネルボード９０からライン９１１及び９
１３に差動アナログ出力が送り出される。

ここで、第３図を参照すると、基本信号発生回路構成の
簡略なブロック図が示されている。信号発生回路構成の
キーコンポーネントは、２進数の循環級数を出力ライン
７５１に送り出す位相累算器７５である。ライン７５１
に出力されるシーケンスをなす２進数は、波形発生回路
８１に通され、各種の選択可能な周期的波形を生じる。

加算器７７及び７９は、累算器７５の出力に周波数変調
及び位相変調を行なう。出力信号の基本周波数は、ライ
ン７２を介して人力加算器７７でセットされる。ライン
７４の周波数変調信号は、累算器７５の出カフ５１にお
けるランプの勾配を変えることによって、出力信号に周
波数変調を施す。ライン７Ｇの入力信号は、累算器７５
からの出力信号に対する初期位相オフセットときる。乗
算器８３は、ライン７８の制御信号を受信して、波形の
総合振幅を調整し、また、出力波形に振幅変調を施す。

さらに、乗算器８３は内部チャネルＡのパルス変調も行
なう。実施例のように、パルス変調は、振幅変調の特殊
例である。

ここで第４図を参照すると、第３図の基本回路７１の４
つのチャネル実施例の簡略なブロック図が示されている
。マルチプレクサ−８５は、４つの入力マルチプレクサ
−８５１，８５３，８５５、及び、８５７に分割され、
４つの独立した内部シンセサイザーチャンネルを形成し
ている。４つのチャネルは、制御論理回路要素８７が、
連続クロックサイクルで選なるマルチプレクサ−人力を
選択し、従って、基本回路７１に対して各信号パラメー
タ毎に異なる動作点を示すことによって、その都度動作
することになる。累算器７５の出カフ５１では、結果と
して、それぞれ、別個の内部チャネルを表わした、時間
的に多重化された４つの独立した内部２進数パターンの
級数が生じることになる。独立した各チャネル毎に、振
幅レベル、位相オフセット、周波数、及び、波形タイプ
といったパラメータがセット可能である。従って、乗算
器８３の出力８２から、内部チャネルＡ、Ｂ、Ｃ１及び
、Ｄに対応した、それぞれ、あらかじめ決められた周波
数、位相、波形、及び、振幅レベルを備える。４つの独
立した時間多重化信号が出力されることになる。さらに
、チャネルＡには、チャンネルＢ、Ｃ，及び、Ｄの任意
の組合せによって変調を加えることが可能である。直列
加算器８４は、信号に修正を加えずに通すか、あるいは
、４つの内部チャネルの任意の逐次組合せを総和する累
算器から構成される。

直列加算器８４は、デマルチプレクサ−８６に結合され
ており、そこで、選択された内部チャネルが、出力チャ
ネル１用の出力ライン８６１とのデマルチプレックスが
施される。４つまでのデマルチプレクサ−８６を並列に
用いて、４つの出力チャネルのそれぞれについてデマル
チブレックスが施された直列加算器８４からの４つの多
重化出力信号のうち選択された１つの信号を備える、４
つまでの出力チャネルを形成することができる（第４図
の場合、出力チャネル１及び２は、第２図に示すように
、それぞれ、出力バス８０１及び９０１に対応している
）。

変調フィードバックライン９３が、制御論理回路要素８
７を介して、直列加算器８４の出力をマルチプレクサ−
８５１に結合し、内部チャネルＡに対する変調信号が生
じることになる。

ＲＡＭ８９は、位相オフセット、振幅、及び、周波数に
ついて選択可能な値を記憶しており、バス６８によって
送られてくる、内部チャネルＡが、独立した位相、振幅
、及び、周波数状態にある出力信号をあらかじめ決めら
れた順序で送り出すようにプログラムする外部制御信号
によって直接アクセスされる。ＲＡＭ８９には、デイス
プレィ付きキーボードユニット５０から１６までの周波
数／振幅／位相状態を入力することができる。状態間で
のシフトまたは１ツブ”のため、外部装置（不図示）が
４ビツトＴＴＬレベルの外部制御バス６８にアドレス指
定する。バス６８に結合されるアドレスが変わるにつれ
て、内部チャネルＡの信号がＲＡＭ８９の該アドレスに
対応する周波数／振幅／位相状態にシフトする。信号は
デジタル方式で合成されるため、位相の連続した周波数
シフトを極めて迅速に行なうことが可能であり、アナロ
グ位相ロックループシンセサイザーにおけるような整定
時間はない。チャネルＡのシフト時に、他の内部チャネ
ルＢ、Ｃ１及び、Ｄを利用して、内部チャネルＡに変調
を施すことができる０例えば、チャネルＡのシフト時に
、均一なノイズで内部チャネルＡに変調を施すように、
内部チャネルＢのプログラミングを行なうことが可能で
ある。この結果、出力チャネル１（ライン８６１）には
、シフト中の信号に加えられた制御された量の位相ノイ
ズを有する出力信号が生じることになる。

デジタル信号プロセッサー７０は、第４図に示す簡略な
ブロック図の構成をとっている。デジタル信号プロセッ
サー７０は、変調及び信号発生といったアナログ機能に
対して完全なデジタル方式で取り組み、単一チップに実
現したものである。デジタルプロセッサー７０のデータ
経路構造は、２３の動作が同時に行なわれる、２６のパ
イプ段から構成されている。回路の速度を増すため、ハ
ードコーディングを広範囲に利用した。多重化回路の広
範な利用によって、回路用コンポーネント及びそれに要
するチップスペースを大幅に削減することができた。

第５図をここで参照すると、波形発生器８１のさらに詳
細なブロック図が示されている。波形発生または整形回
路は、ランプ波、方形波、三角波、正弦波からなる４つ
の基本波形に加え、均一なノイズ、ガウスノイズ、及び
、直流出力についてデジタル合成を行なう。ライン８２
３のランプ波形は、位相加算器７９の出力における２進
数シーケンスから直接導き出される。相補形ブロック８
４１は、プログラマブルインバータであり、ランプアッ
プ信号を反転して、ランプダウン信号を送り出す。ライ
ン８２１の三角波形も、ライン７９１の入力から直接導
き出される。ＲＯＭ８１９は、正弦波の第１の四分区間
を表わしたデジタルサンプルの大きさに相当するデジタ
ル値を記憶している。ライン７９１で入力される２進数
は、関連するアドレス信号に対応した正弦波の位相に関
連するデジタル値が記憶されている、ＲＯＭ　８１９の
記憶場所に対応したアドレス信号を表わすものである。

相補形回路８１７は、プログラマブルインバータであり
、正弦波の四分区間の関数としてＲＯＭ８１９にアクセ
スする。ＲＯＭ８１９は、正弦波の２つの四分区間を表
わす出力信号をライン８２５で送り出す。

方形波シンセサイザー８３９は、一連の２進数の１を出
力し、直流レベルを安定させる。方形波を形成するため
、符号発生論理素子８４７によって、安定した直流レベ
ルをシフトし、あらかじめ決められた周波数の方形波が
得られるようにする。ノイズ発生器８３５は、３１ビ・
ントの線形フィードバラなノイズ出力信号を送り出す。

ノイズ振幅のガウス分布は、ノイズ発生器８３５からの
−様なノイズにノイズＲＯＭ８３７によるフィルターを
かけることで導き出され、ライン８３１ヘガウスノイズ
信号として送り出される。ライン８３３の制御信号に応
答して、マルチプレクサ−８４５があらかじめ決められ
た波形と対応する内部チャネルＡ、Ｂ、Ｃ１または、Ｄ
の整合をとり、ライン８１５の時間的に多重化された各
内部チャネル信号を符号発生論理素子８４７に結合する
。次に、符号発生論理素子８４７の多重化出力は、乗算
器８３（第３図及び第４図に示す）を介して直列加算器
８４に結合される。

ここで、さらに第６図及び第７図を参照すると、ライン
７９１の入力信号は、アナログランプ信号６０１で表わ
された１４ビツトのデジダル信号である。

アナログ波形６０５及び６０７で表わしたビット０〜１
２は、相補形回路８４１においてビット１３（アナログ
波形６０３で示す）によって相補され、ライン８２３の
ランプ波形を合成する。ビット０〜１１、波形６０７は
、相補形回路８１７において、ビット１２、波形６０５
で相補され、ライン８２１のデジタル三角波形を合成す
る。ビットＯ〜１１、波形６１１は、正弦波ＲＯＭ８１
９にアドレス指定し、そこからビット０〜１１で示す位
相点に対応するデジタル値が出力されて、正弦波の半分
６０９の第１の四分区間６１１を合成することになる。

ビット１２、波形６０７は、ビット１〜１１を相補し、
正弦波ＲＯＭ８１９へのアドレス指定順を逆にして、正
弦波６０９の第２の四分区間６１３を形成する。ビット
１２、波形６０５が低位の場合、正弦波ＲＯＭ８１９に
よって第１の四分区間６１１が出力され、ビット１２、
波形６０５が高位の場合、正弦波ＲＯＭ８１９によって
、第２の四分区間６１３が出力される。

ビット１３、波形６０３も、波形合成の最終ステップを
行なう符号論理回路８４７に結合される。例えば、４つ
の内部チャネルＡＳＢ、Ｃ，及び、Ｄのうち１つ以上が
正弦波形になるようにプログラムされている場合、マル
チプレクサ−８４５に対するライン８３３の制御信号に
よって、正弦波の半分の波形６０９が、どちらでも正弦
波にすべきチャネルに対応した時間窓に、多重化され、
ライン８１５へ合、符号論理回路は、正弦波の正の半分
にあたる四分区間６１１及び６１３をライン８５１に出
力する。

ビット１３が高位になると、符号論理回路が、複数の正
弦波の半分６１５を反転し、波形７０７で示すような完
全な正弦波を表わすデジタル信号をライン８５１に出力
する。同様に、符号論理回路８４７が、ライン８１５で
入力されるデジタル信号の極性（しからなる４つの基本
波形と、均一なノイズ及びガウスノイズに加え、直流レ
ベル（不図示）の波形をライン８５１に出力することが
可能である。

（発明の効果） 以上説明したように、本発明を用いることにより、−選
択可能な周波数、位相オフセット、振幅レベル及び波形
を備えた１以上の合成出力信号を発生することができる
。また、多くの機能及び能力を単一チップ上の高密度Ｖ
ＬＳ　Ｉ集積回路で実現することができる。

【図面の簡単な説明】

第１図は本発明の原理によるデジタル周波数シンセサイ
ザーシステムの概念を示すブロック図、第２図は、本発
明の原理による実施例の基本的な概略ブロック図、第３
図は第２図のデジタル信号プロセッサの簡略ブロック図
、第４図は第３図のデジタル信号プロセッサの４チヤネ
ル実施の簡略ブロック図、第５図は第３図のデジタル信
号プロセッサに用いられる波形発生器の詳細ブロック図
、第６図は正弦波出力信号をデジタル×合成するのに用
いられるデジタル信号のアナログ表現図、第７図は第５
図の波形発生器によって、デジタル合成されるデジタル
波形のアナログ表現図である。 ５０：ディスプレイ付きキーボードユニット６０：マイ
クロプロセッサ ７０：デジタル信号プロセッサ

Claims (2)

【特許請求の範囲】
1. （１）所定の出力周波数を設定して該所定の出力周波数
   を表す第１デジタル信号を発生するための周波数入力手
   段と、 周波数変調信号を入力するための周波数変調入力手段と
   、 所定の出力波形を選択する波形選択信号を発生するため
   の波形選択入力手段と、 前記周波数入力手段と前記周波数変調入力手段とに結合
   されて前記第１デジタル信号と前記周波数変調信号とを
   総和し、前記周波数変調信号によって変調された前記所
   定の出力周波数を表す第２デジタル信号を発生するため
   の第１総和手段と、 前記第１総和手段に結合されて前記第２デジタル信号を
   受信し、第１クロック信号に応答して前記所定の出力周
   波数を有する出力信号を表すデジタル２進数の循環数列
   を発生するための位相累算手段と、 位相変調信号を入力するための位相変調入力手段と、 前記位相変調入力手段と前記位相累算手段とに結合され
   て前記変調信号を前記位相累算手段によって出力された
   前記デジタル２進数と総和し、前記位相変調信号によっ
   て変調された前記デジタル２進数を表わす第３デジタル
   信号を出力するための第２総和手段と、 前記波形選択入力手段と前記第２総和手段とに結合され
   て複数の選択可能な波形を発生するものであって、前記
   第３デジタル信号と制御信号とに応答して前記周波数変
   調信号と前記位相変調信号とによって変調された、前記
   所定の出力周波数を有する前記選択された波形を表すデ
   ジタル出力信号を発生するための波形発生手段と、 を備えて成るデジタル周波数シンセサイザー。
2. （２）振幅変調信号を入力するための振幅変調入力手段
   と、 前記振幅変調入力手段と前記波形発生手段とに結合され
   、前記振幅変調信号に応答して前記波形発生手段によっ
   て出力された前記デジタル出力信号を振幅変調するため
   の振幅変調手段と、 を付加して成る請求項（１）記載のデジタル周波数シン
   セサイザー。