JPH0160841B2

JPH0160841B2 -

Info

Publication number: JPH0160841B2
Application number: JP18330484A
Authority: JP
Inventors: Toshio Endo; Takeo Takayama; Eiji Ishihata; Tetsuro Yamaguchi
Original assignee: Tokyo Keiki Co Ltd
Current assignee: Tokyo Keiki Inc
Priority date: 1984-08-31
Filing date: 1984-08-31
Publication date: 1989-12-26
Also published as: JPS6160101A

Description

【発明の詳細な説明】

［産業上の利用分野］多数のセンサを接続し、これらのセンサ群から
の各種信号を処理して、対象物の状態に関する情
報を得る多点計測・監視システムに設けられ、各
センサから送出される信号を順次選択して入力さ
せる入力選択回路に関し、特に、シングルエンド
信号を出力するセンサと、デイフアレンシヤルエ
ンド信号を出力するセンサとを混在して多数接続
してなる多点計測・監視システムの入力選択回路
に関する。［従来の技術］多点計測・監視システムは、例えば、舶用エン
ジンのモニタ、工場の生産ラインの監視装置、化
学プラントの各種反応条件の計測・監視システ
ム、防犯防災システム等のように、多数の計測点
に多種のセンサを配置して、これらのセンサから
の計測信号を処理し、対象物の状態に関する情報
を得る場合に構成される装置である。このシステ
ムは、入力部に入力選択回路を備え、センサ群か
らの多数の信号を順次選択して入力させる、いわ
ゆるスキヤニングを行なう構成となつている。この種のシステムでは、多種類のセンサを使用
する関係上、種々の形式の信号が入力される。対
象物の状態の強さ或いは量を表示するアナログ信
号の場合、シングルエンド信号（以下SE信号と
略記する。）と、デイフアレンシヤルエンド信号
（以下DE信号と略記する。）とに大別される。通
常、このSE信号を出力するセンサと、DE信号を
出力するセンサとが混在して多数接続されてい
る。このような入力モードの異なる２種の信号を入
力する場合、同一の回路構成によることはでき
ず、内部の結線を各々に対応させて変更しなけれ
ばならない。従来の入力選択回路では、SE信号
用結線部分とDE信号用結線部分とをハードウエ
ア上で各別に構成し、SE信号とDE信号は、各々
対応する結線部分に接続する構成となつている。この従来の入力選択回路を第７図に示す。同図
に示す入力選択回路は、アナログ・マルチプレク
サMUX１〜５と、該アナログ・マルチプレクサ
MUX１〜４の出力を予め設定した利得になるよ
う増幅する可変利得増幅器PGAと、上記アナロ
グ・マルチプレクサMUX１〜５の入力チヤネル
の選択切換えを制御するマルチプレクサ・コトロ
ール回路MCTと、上記アナログ・マルチプレク
サMUX２と４の出力側から引出される結線に接
続される接続端子Ｊ１〜４とを有して成る。同図に示す回路の場合、アナログ・マルチプレ
クサMUX１〜４の各入力側にある８チヤネル入
力端子Ｘ１〜Ｘ８には、各々入力信号がアナロ
グ・インタフエース（図示せず）を介して接続さ
れる。この従来の入力選択回路において、アナログ・
マルチプレクサMUX１〜４をSEモード或いは
DEモードで使用するには、アナログ・マルチプ
レクサMUX２，４の出力側の信号線を接続端子
Ｊ１〜４にて、予め、次の表に示す組合せのよう
に接続および切断する。

【表】なお、ref１〜ref４は、SEモードの時のみ、入
力インタフエースカードの0V基準点に接続され
る。［発明が解決しようとする問題点］このように、接続端子Ｊ１〜４にて結線、断線
を適宜行なうことにより、従来の入力選択回路
は、アナログ・マルチプレクサMUX１〜４を、
32チヤネルのSE信号用とするか、16チヤネルの
DE信号用とするか、または、16チヤネルのSE信
号用と８チヤネルのDE信号用としている。しかしながら、この従来の入力選択回路は、結
線によりハード的に選択を行なうため、SEモー
ドとDEモードとの選択が、各アナログ・マルチ
プレクサMUX毎にできるのみで、各アナログ・
マルチプレクサMUX内のチヤネル毎にはできな
いため、柔軟性に欠ける欠点がある。そのため、従来の入力選択回路は、SE信号と
DE信号とが混在する場合、SE信号専用領域と
DE信号専用領域とを設ける必要があり、空チヤ
ネルが増えるという問題がある。また、多数の計測点があつて、多数のアナロ
グ・マルチプレクサMUXを使用する装置の場
合、アナログ・マルチプレクサMUXの数が増す
と共に、上述したように、ハード的に結線を変え
てモードを選択することは、極めて煩雑となる。
そのため、従来の入力選択回路は、センサを変
更、増設する場合、その入力モードに対応して、
上記接続端子における結線を変更することが容易
でないという欠点がある。本発明は、上記欠点に鑑みてなされたもので、
少数のアナログ・マルチプレクサMUXにより、
SE信号およびDE信号のいずれにも対処でき、し
かも、センサを変更、増設する場合に、煩雑なハ
ード上での結線変更を要しない多点計測・監視シ
ステムの入力選択回路を提供することを目的とす
る。［問題点を解決するための手段］上記目的を達成すべく本発明の構成は、シング
ルエンド信号を出力するセンサと、デイフアレン
シヤルエンド信号を出力するセンサとを混在して
多数接続してなる多点計測・監視システムに設け
られ、複数個のマルチプレクサを備えて上記セン
サから送出される信号を順次選択して入力させ、
シングルエンド信号と、一対のデイフアレンシヤ
ルエンド信号の一方とを第１の出力端に接続し、
上記一対のデイフアレンシヤルエンド信号の他方
を第２の出力端に接続する構成の入力選択回路に
おいて、上記複数個のマルチプレクサの内、予め選定さ
れた１または２以上のマルチプレクサの出力側に
設けられ、制御信号に応動して、これらのマルチ
プレクサの一部または全部の出力を、上記第１の
出力端と上記第２の出力端とに切換え接続するア
ナログ・スイツチと、上記マルチプレクサのチヤネル対応に、センサ
からの入力信号の入力モード情報を記憶する記憶
手段と、上記マルチプレクサに対し選択すべきチヤネル
を指示すると共に、該指示されたチヤネルに入力
する信号の入力モード情報を上記記憶手段から読
出し、該マルチプレクサの出力を、該情報がシン
グルエンド信号モードの時、上記第１の出力端
に、また、該情報がデイフアレンシヤルエンド信
号モードの時、上記第２の出力端に各々切換え接
続するよう上記アナログスイツチを制御する制御
手段とを備えて成ることを特徴とする。上記特徴を備える本発明の構成について、第１
図を参照して説明する。上記アナログスイツチSWは、一対のDE信号
の一方が入力するマルチプレクサMUX２と４の
出力に接続される。勿論、全てのマルチプレクサ
MUXの出力に接続する構成としてもよい。この
アナログスイツチSWは、制御手段の制御信号に
応動して切換え動作を行なう。スイツチの構成と
しては、トランスフア型でも、また、第１、第２
の出力端Ｏ１，Ｏ２対応に接続するオンオフ型の
いずれであつてもよい。上記記憶手段は、半導体メモリ、磁気メモリ、
光メモリ等の記憶媒体を用いて構成し得るが、半
導体リード・オンリー・メモリROM（以下単に
ROMと略記する。）が一般的である。記憶手段
には、上記アナログスイツチSWが接続されてい
るマルチプレクサMUXの各チヤネルに入力する
センサからの信号が、SE信号であるか、DE信号
であるかのモード情報を、各入力チヤネル対応に
格納する。即ち、チヤネル対応のモード情報のテ
ーブルとして格納する。センサの変更、増設等に
よりモードに変更がある場合には、この記憶手段
のデータを書換えるのみで対処できる。上記制御手段は、例えば、マイクロコンピユー
タからなり、上記記憶手段からのモード情報読出
しと、マルチプレクサMUXに対する入力チヤネ
ルの指示を行なう。［作用］制御手段は、記憶手段に格納されているモード
情報テーブルを参照して、選択すべきチヤネルに
関するモード情報を読出し、このモード情報に応
じてアナログスイツチSWを切換え制御する。即
ち、SEモードであれば、該スイツチSWが接続さ
れているマルチプレクサMUX２または４の出力
を、第１の出力端Ｏ１に接続する。また、制御手段では、マルチプレクサMUXの
入力チヤネルの選定を、例えば次のように行な
う。即ち、入力チヤネルの指示は、各マルチプレ
クサMUXの入力チヤネルＸ１〜Ｘ８にアドレス
を付し、これらのアドレスを指示することによ
り、行なう。さらに、各マルチプレクサMUXには、その制
御端子CSにアドレス読込み許可信号を送る。こ
の信号により、SE信号モードの場合は、１個の
マルチプレクサのみを指定し、DE信号モードの
場合は、対応する２個のマルチプレクサを指定
し、入力チヤネルＸ１〜Ｘ８のアドレスを送出す
る。このようにして、指定されたマルチプレクサ
MUXの入力チヤネルＸ１〜Ｘ８に、センサから
の計測信号が入力すると、該信号は、SE信号で
あれば、そのまま、或いは、アナログスイツチ
SWを介して第１の出力端Ｏ１に導かれる。この
時、第２の出力端Ｏ２は、入力信号を送出するイ
ンタフエース（図示せず）の0V基準点ref１〜４
のうち、当該入力信号を送出するインタフエース
（図示せず）のOV基準点が、マルチプレクサ
MUX５を介して入力する。一方、入力信号がDE信号であれば、一対の信
号の一方が、指定されたマルチプレクサの入力チ
ヤネルから第１の出力端Ｏ１に接続され、一対の
信号の他方が、同じく指定された他のマルチプレ
クサMUXの入力チヤネルＸ１〜Ｘ８からアナロ
グスイツチSWを介して第２の出力端Ｏ２に接続
される。［実施例］本発明の実施例について図面を参照して説明す
る。＜実施例の構成＞第２図に示す本発明入力選択回路の一実施例
は、アナログ・マルチプレクサMUX１〜５と、
アナログスイツチSW１〜４と、ROMと、制御
手段を構成する中央処理装置CPUおよびラツチ
回路LA１〜４と、可変利得増幅器PGAとを備え
て構成される。アナログ・マルチプレクサMUX１〜４は、セ
ンサからの信号を入力するＸ１〜Ｘ８の入力チヤ
ネルを有し、アナログ・マルチプレクサMUX５
は、Ｘ１〜Ｘ４の基準点用入力チヤネルを有す
る。アナログ・マルチプレクサMUX１および３
の出力端子Ｙは、そのまま第１の出力端Ｏ１に接
続され、可変利得増幅器PGAに入力される。一
方、アナログ・マルチプレクサMUX２および４
の出力端子Ｙは、各々アナログスイツチSW１，
３を介して第１の出力端Ｏ１に接続されると共
に、アナログスイツチSW２，４を介して第２の
出力端Ｏ２に接続されている。さらに、アナロ
グ・マルチプレクサMUX５の出力端子Ｙは、そ
のまま第２の出力端Ｏ２に接続されている。各アナログ・マルチプレクサMUX１〜４は、
各々の入力チヤネルＸ１〜８にアドレスが付され
ており、アドレス端子Ａ〜Ｃにアドレス信号を送
るラツチ回路LA１が、バスＢ２を介して接続さ
れている。また、各アナログ・マルチプレクサ
MUX１〜４は、制御端子CSにアドレス読込み許
可信号を送るラツチ回路LA２がバスＢ１を介し
て接続されている。アナログスイツチSW１と２とは、互いに逆相
でオンオフする関係にあり、バスＢ３を介してラ
ツチ回路LA３と接続され、該ラツチ回路LA３か
ら送出される制御信号によりオンオフする。アナ
ログスイツチSW３と４についても同様の関係に
ある。 ROMは、半導体にて形成され、内部にモード
情報が格納されている。格納は、対応する上記ア
ナログ・マルチプレクサMUXの入力チヤネルの
順に行なわれる。このROMは、本実施例は、１アドレスに対し
８ビツトの記憶領域を設定してあり、第３図に示
すように、モード情報の外、可変利得増幅器
PGAのゲイン設定、該当チヤネルの使用、不使
用の識別等の情報格納に利用している。例えば、
モード情報の場合該当するビツトに、SE信号で
あれば、“０”、DE信号であれば、“１”をセツト
する。 CPUは、例えば、マイクロコンピユータから
なり、上記アナログ・マルチプレクサMUX、ア
ナログスイツチSW、ROM等の制御の外、本実
施例では、可変利得増幅器PGAの利得制御を行
なつている。勿論、後段に接続されているアナロ
グ−デイジタル変換器等の制御を行なうこともで
きる。ラツチ回路LA１〜４は、レジスタにて構成さ
れ、アドレス、制御情報等を一時的に保持すると
共に、バスを介してこれらの情報を送出する。上
記アナログ・マルチプレクサMUX１〜５、アナ
ログスイツチSW１〜４、可変利得増幅器PGA
は、各々対応するラツチ回路LAにセツトされる
情報の内容に応じて動作する。ラツチ回路LA１の内容は、アナログ・マルチ
プレクサMUXにおける選択される入力チヤネル
のアドレスである。このアドレスは、例えば、
CPU内のカウンタにより、順次設定される。また、ラツチ回路LA２は、例えば、８ビツト
レジスタの０〜４ビツト目までの各１ビツトを、
アナログ・マルチプレクサMUX１〜５に各々対
応させている。各ビツトにおいて、“１”が読込
み許可信号となり、“０”が不許可信号となる。さらに、ラツチ回路LA３は、例えば、８ビツ
トのレジスタの０〜３ビツト目までの各１ビツト
を、アナログスイツチSW１〜４に各々対応させ
ている。各ビツトにおいて、“１”がオンとなり、
“０”がオフとなる。可変利得増幅器PGAは、例えば、演算増幅器
からなり、予め設定したゲインにより入力信号を
増幅する。従つて、出力範囲は、ほぼ均等な範囲
に収まる。これは、後段のアナログ−デイジタル
変換器（図示せず）の変換誤差を少なくするため
である。入力信号は、SE信号の場合は第１の出
力端Ｏ１から、DE信号の場合は第１、第２の出
力端Ｏ１，Ｏ２から入力される。＜実施例の作用＞上記構成において、本実施例の選択入力装置
を、この装置を含む多点計測システムと共に起動
すると、CPUが、第６図に示すように、動作す
る。先ず、CPUは、ROM内に格納されている選択
すべき入力チヤネルに関するデータを参照する
（ステツプ）。そして、該当チヤネルが使用され
ているか、即ち、センサが接続されているか、を
判断する（ステツプ）。これは、上述した第３
図に示すように、該当チヤネル使用、不使用識別
ビツトにより判断し、“１”であれば、当該ビツ
トは、センサが接続されて使用状態にある。一
方、“０”であれば、当該ビツトは、不使用の状
態にある。ここで、“０”であれば、当該チヤネルに関す
る以後の処理は、不要であるので、ブランチし、
この処理ルーチンから外れる。CPUは、他の必
要な処理を行なつた後、再び、上記ステツプに
入り、次のチヤネルのデータを参照する。この場
合、チヤネルの設定は、CPU内部にあるカウン
タによりおこなう。一方、“１”であれば、ROMを参照し、該当
チヤネルがSEか、DEかを判断する。このモード
情報は、上記第３図に示すように、モード識別ビ
ツトにて判断する。該ビツトが“１”であれば
SEモード、“０”であればDEモードと判断する
（ステツプ）。 SEモードの時、ラツチ回路LA２にSEモード
情報をセツトする（ステツプ）。この情報は、
第４図に示すレジスタに設定されるデイジタル情
報の形式で示すと次の通り。ａ “00010001” ｂ “00010010” ｃ “00010100” ｄ “00011000” 上記ａの情報において、０番目と４番目のビツ
トの“１”は、アナログ・マルチプレクサMUX
１と５とに対し、入力チヤネル選択アドレス読込
み許可信号となつている。これらの信号は、バス
Ｂ１を介して各アナログ・マルチプレクサMUX
１〜５の制御端子CSに与えられる。従つて、ア
ナログ・マルチプレクサMUX１と５は、アドレ
スの読込み可能状態となり、他のアナログ・マル
チプレクサMUX２，３および４は、読込み不可
能状態となる。同様にして、ｂの情報はアナログ・マルチプレ
クサMUX２と５、ｃの情報はアナログ・マルチ
プレクサMUX３と５、および、ｄの情報はアナ
ログ・マルチプレクサMUX４と５が、アドレス
の読込み可能状態となる。上記ａ〜ｄの情報の設定順は、アナログ・マル
チプレクサMUX１〜４に接続されるセンサのス
キヤンの順序により定まるが、本実施例では、
ａ、ｂ、ｃ、ｄの順に設定する。この設定は、例
えば、CPU内のカウンタにより、入力チヤネル
Ｘ１〜Ｘ８のアドレス設定をＸ１〜Ｘ８までカウ
ントして、Ｘ８毎にパルスを出力させ、この出力
をCPUにてリングカウンタのようにカウントす
ることにより行なう。また、ラツチ回路LA３にSEモード情報をセツ
トする（ステツプ）。このモード情報は、第５
図に示すレジスタに設定されるデイジタル情報の
形式で示すと次の通り。“00000101” 上記情報において、０番目と３番目のビツトの
“１”は、アナログスイツチSW１と３に対し、
これらをオンする信号となる。また、上記情報に
おいて、２番目と４番目のビツトの“０”は、ア
ナログスイツチSW２と４に対し、これらをオフ
する信号となる。これらの信号は、バスＢ３を介
してアナログスイツチSW１〜４に送られる。従
つて、アナログ・マルチプレクサMUX２と４と
は、各々の出力端子Ｙが出力端子第１の出力端Ｏ
１に接続される。一方、CPUは、ROMを参照した結果、該当チ
ヤネルがDE信号であれば、ラツチ回路LA２に
DEモード情報をセツトする（ステツプ）。この
情報は、第４図に示すレジスタに設定されるデイ
ジタル情報の形式で示すと次の通り。ｅ “00000011” ｆ “00001100” 上記ｅの情報において、０番目と１番目のビツ
トの“１”は、アナログ・マルチプレクサMUX
１と２に対し、入力チヤネル選択のアドレス読込
み許可信号となつている。これらの信号は、バス
Ｂ１を介して各アナログ・マルチプレクサMUX
１〜５の制御端子CSに与えられる。従つて、ア
ナログ・マルチプレクサMUX１と２は、アドレ
スの読込み可能状態となり、他のアナログ・マル
チプレクサMUX３，４および５は、読込み不可
能状態となる。同様にして、ｆの情報は、アナログ・マルチプ
レクサMUX３と４が、アドレスの読込み可能状
態となる。また、ラツチ回路LA３にDEモード情報をセツ
トする（ステツプ）。このモード情報は、第５
図に示すレジスタに設定されるデイジタル情報の
形式で示すと次の通り。 “00001010” 上記情報において、０番目と３番目のビツトの
“０”は、アナログスイツチSW１と３に対し、
これらをオフする信号となる。また、上記情報に
おいて、２番目と４番目のビツトの“１”は、ア
ナログスイツチSW２と４に対し、これらをオン
する信号となる。これらの信号は、バスＢ３を介
してアナログスイツチSW１〜４に送られる。従
つて、アナログ・マルチプレクサMUX２と４と
は、各々の出力端子Ｙが第２の出力端Ｏ２に接続
される。次にCPUは、ラツチ回路LA１に、選択すべき
チヤネルのアドレスを設定する（ステツプ）。
このアドレスは、バスＢ２を介して各アナログ・
マルチプレクサMUX１〜５に送られる。そし
て、上記ラツチ回路LA２に設定されるモード情
報に従つて、特定の一つのアナログ・マルチプレ
クサMUXまたは二つのアナログ・マルチプレク
サMUXに読込まれる。アドレス情報を読込んだアナログ・マルチプレ
クサMUXは、当該アドレスに対応する入力チヤ
ネルの入力端子Xiを出力端子Ｙに接続する。そ
して、接続された入力チヤネルXiに入力するセ
ンサからの信号が、出力端子Ｙから、SEモード
であれば、直接またはアナログスイツチSW１若
しくは３を経ての出力端Ｏ１に接続され、一方、
DEモードであれば、一対の信号の一方が、直接
第１の出力端Ｏ１に接続されると共に、他方の信
号がアナログスイツチSW２または４を経て、第
２の出力端０２に接続される。また、CPUは、ROMを参照して、当該チヤネ
ルのセンサ出力に対応する、可変利得増幅器
PGAに対する設定ゲインを読出し、このデータ
をラツチ回路LA４に設定する（ステツプ）。可変利得増幅器PGAでは、上記第１、第２の
出力端Ｏ１，Ｏ２から入力する信号を、ラツチ回
路LA４に設定されるゲインにて増幅する。この
結果、可変利得増幅器PGAからは、入力信号の
レベル範囲の如何によらず、ほぼ一定の出力レベ
ル範囲の信号が得られる。この後、CPUは、上記可変利得増幅器PGAの
出力を、図示しないアナログ−デイジタル変換器
に送り、変換データを取込む（ステツプ）。これによつて、CPUは、一連の入力選択動作
を終了し、そのまま、或いは、他の作業を経て、
再び、上記ルーテインに入る。このサイクルを繰
返して、すべてのセンサからの情報を取込み、対
象物の状態を検出・監視する。なお、上記実施例において、センサの変更によ
り、SE信号とDE信号との変更があつた場合、従
来の回路では結線変更を要したが、本実施例の場
合、結線は変更せず、該当箇所のデータを変更し
たROMに交換すればよい。また、ROMが再書
込可能であれば、ROM内の該当箇所のデータを
変更すればよい。＜実施例の変形＞上記実施例では、CPUにアナログ−デイジタ
ル変換器の制御まで行なわせているが、これは、
他の装置により行なう構成としてもよい。 CPUは、入力選択回路専用であつても、また、
適用されるシステムのCPUを利用して構成して
もよい。また、マルチプレクサは、上記実施例では、デ
ータ入力用として４個、0V基準点用として１個
使用しているが、これに限定されず、より多くの
マルチプレクサを接続してもよい。さらに、上記実施例では、二組のアナログスイ
ツチを同時にオンオフする構成となつているが、
入力チヤネルの選択されたマルチプレクサに接続
されたスイツチのみオンオフする構成とすること
もできる。［発明の効果］以上説明したように本発明は、少数のマルチプ
レクサにより、SE信号およびDE信号のいずれに
も対処でき、しかも、センサを変更、増設する場
合に、煩雑なハード上での結線変更を要せずに対
処できる効果がある。

【図面の簡単な説明】

第１図は本発明入力選択回路の構成を示すブロ
ツク図、第２図は本発明入力選択回路の一実施例
の構成を示すブロツク図、第３図はリードオンリ
ーメモリ内に格納されるモード情報等の各種制御
データの格納形式を示す説明図、第４図はマルチ
プレクサに対するモード情報を保持するラツチ回
路における該モード情報の格納形式を示す説明
図、第５図はアナログスイツチに対するモード情
報を保持するラツチ回路における該モード情報の
格納形式を示す説明図、第６図は上記実施例の動
作を示すフローチヤート、第７図は従来の入力選
択回路の構成を示すブロツク図である。 MUX…マルチプレクサ、SW…アナログスイ
ツチ、CPU…中央処理装置、ROM…リードオン
リーメモリ、LA…ラツチ回路、PGA…可変利得
増幅器、Ｂ１〜４…バス。

Claims

【特許請求の範囲】１シングルエンド信号を出力するセンサと、デ
イフアレンシヤルエンド信号を出力するセンサと
を混在して多数接続してなる多点計測・監視シス
テムに設けられ、複数個のマルチプレクサを備え
て上記センサから送出される信号を順次選択して
入力させ、シングルエンド信号と、一対のデイフ
アレンシヤルエンド信号の一方とを第１の出力端
に接続し、上記一対のデイフアレンシヤルエンド
信号の他方を第２の出力端に接続する構成の入力
選択回路において、上記複数個のマルチプレクサの内、予め選定さ
れた１または２以上のマルチプレクサの出力側に
設けられ、制御信号に応動して、これらのマルチ
プレクサの一部または全部の出力を、上記第１の
出力端と上記第２の出力端とに切換え接続するア
ナログ・スイツチと、上記マルチプレクサのチヤネル対応に、センサ
からの入力信号の入力モード情報を記憶する記憶
手段と、上記マルチプレクサに対し選択すべきチヤネル
を指示すると共に、該指示されたチヤネルに入力
する信号の入力モード情報を上記記憶手段から読
出し、該マルチプレクサの出力を、該情報がシン
グルエンド信号モードの時、上記第１の出力端
に、また、該情報がデイフアレンシヤルエンド信
号モードの時、上記第２の出力端に各々切換え接
続するよう上記アナログスイツチを制御する制御
手段とを備えて成ることを特徴とする多点計測・
監視システムの入力選択回路。