JPH0158919B2 - - Google Patents

Info

Publication number
JPH0158919B2
JPH0158919B2 JP58122037A JP12203783A JPH0158919B2 JP H0158919 B2 JPH0158919 B2 JP H0158919B2 JP 58122037 A JP58122037 A JP 58122037A JP 12203783 A JP12203783 A JP 12203783A JP H0158919 B2 JPH0158919 B2 JP H0158919B2
Authority
JP
Japan
Prior art keywords
fault
controlled
control device
controlled device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58122037A
Other languages
English (en)
Other versions
JPS6014304A (ja
Inventor
Kazuhiro Okashita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP58122037A priority Critical patent/JPS6014304A/ja
Publication of JPS6014304A publication Critical patent/JPS6014304A/ja
Publication of JPH0158919B2 publication Critical patent/JPH0158919B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Selective Calling Equipment (AREA)
  • Testing And Monitoring For Control Systems (AREA)
  • Monitoring And Testing Of Exchanges (AREA)

Description

【発明の詳細な説明】 本発明は制御装置と被制御装置との間における
障害通知方式に関する。
従来の障害通知方式には次の3つの方法が公知
である。第1の方法は、制御装置により被制御装
置がアクセスされたときに被制御装置が無応答で
あつたか、あるいは異常なアンサコードで応答し
たかに応じて、この制御装置へ障害を通知するも
のである。
第2の方法は、制御装置により定期的に全被制
御装置がアクセスされ、アクセス時の被制御装置
のアンサコード、あるいはアンサデータの異常に
より障害発生を得るものである。
第3の方法は、新たに別装置を設け、制御装置
は全被制御装置とは個別に、別装置に対して1対
1に接続されていて、別装置が各被制御装置から
障害信号を受信したとき、制御装置に対してさら
に1対1に接続をもつことにより障害信号を制御
装置へ送信するものであり、さらにこの別装置か
ら上記制御装置に対してバスを介して接続するこ
とにより、詳細な障害情報(被制御装置の個別の
障害、あるいは特定の被制御装置における障害の
種類)をアンサデータとして制御装置へ返送する
ものである。
以上説明した従来の3つの方法における欠点を
以下に説明する。
第1の方法では、制御装置が障害のある被制御
装置をアクセスするまでは障害が発見できないた
め、障害を検出するまでの時間が平均的に大きい
という欠点がある。したがつて、システムとして
は障害の発生した装置を長時間にわたつて運用す
ることになり、システムへの悪影響が無視できな
いのが問題点である。
第2の方法では、定期的に全被制御装置へのア
クセスが行われるため、定期的なアクセス周期を
短かくすれば障害検出までの時間は短縮できる
が、制御装置側で障害検出のためのアクセス頻度
が高くなると上記制御装置の処理時間の損失が無
視できなくなり、上記制御装置の処理能力とのか
ねあいであまり周期を短かくすることはできない
場合が多いという欠点がある。したがつて、処理
能力の高い制御装置が必要になるという問題点が
ある。
第3の方法では、障害検出が最も早く、最も詳
細に障害情報を知ることができるため、システム
として最も望ましい方式であるが、ハードウエア
量の増加が非常に大きく経済的に不利になるとい
う欠点がある。
また、従来から行われているように、複数の電
子回路パツケージから構成されている装置におけ
る装置内の障害情報編集方法として、第1図に示
すようなオープンコレクタ素子によるワイアード
OR接続の方法がある。第1図において、第1〜
第Nのオープンコレクタ素子G0,G1,……GN
出力は多量に接続され、1本になつて受信ゲート
GRの入力端子に接続されている。この場合、受
信ゲートGRの入力における信号の論理的意味は
電気的信号が低レベルのときには障害情報があ
り、高レベルのときには障害情報がなしとなる。
したがつて、ゲートGRの入力で障害の有無を規
定すると低レベルで障害があり、高レベルで障害
なしとなる。逆の極性では、ワイアードORとは
ならないことに注意しなければならない。上記の
方法を装置間に応用すると、次の2つの問題が発
生する。第1に被制御装置が多数あり、被制御装
置を接続するためのケーブルが長くなると外来ノ
イズが乗りやすいためその対策が必要になる。本
来、装置間では装置間専用の送信ゲートと受信ゲ
ートとを使用して平衡伝送するが、上記送信ゲー
トの出力を多重接続すると、複数装置において同
時に障害が発生したときに送信ゲートの出力どう
しがぶつかり合い、送信ゲートに素子の特性の劣
化、あるいは破壊などの素子的な悪影響が及ぶた
め、この方法は禁止的になる。第2に、被制御装
置の電源が切断されたときには、電源が切断され
た装置のオープンコレクタ素子が電気的に存在し
ないのと等しくなる。このときには、電気的レベ
ルは受信ゲートGRの入力が高レベルのままであ
り、障害なしと判定されることになる。このた
め、電源切断による障害は上記装置をアクセスす
るまで発見できない。
本発明の目的は、それぞれ順位づけされていて
タンデム接続された複数の被制御装置と、複数の
被制御装置のうちの最低位の被制御装置に接続さ
れた制御装置とを備え、順次、障害情報を上位の
被制御装置から低位の被制御装置に伝達すること
により上記の欠点を除去し、システムとして最適
化された障害通知方式を提供することにある。
本発明による障害通知方式は、一つの制御装置
から順位づけされ、タンデム接続された複数の被
制御装置を制御するシステムの一つであり、制御
装置は複数の被制御装置Sn(m=1、2、……
N)に対してバスを介して接続され、第m位の被
制御装置Snは第(m+1)位の被制御装置S(n+1)
より障害信号を受信し、第m位の被制御装置Sn
自身の障害信号とOR(論理和)をとり、その出
力を第(m−1)位の被制御装置S(n-1)に送信す
ることにより最低位の被制御装置S1に接続された
制御装置へ被制御装置の障害の発生を通知するも
のである。
次に、本発明について図面を参照して詳細に説
明する。
第2図は、本発明による障害通知方式を実現す
るための回路ブロツク構成の一実施例を示す図で
ある。第2図において、第m位の被制御装置Sn
は第mの送信ゲートGDnと、第mの受信ゲート
GRnと、第mの終端抵抗Rnと、第mのORゲート
GOnとを備え、第(n-1)位の被制御装置S(n-1)に対し
て第mのケーブルCnにより接続されている。本
発明による障害通知方式は第m位の被制御装置
Snと同様な構成を有するN個の装置S1,S2,…
…Sn,……SNをタンデム接続し、第1位の被制
御装置S1に制御装置Mを接続したものである。制
御装置Mは受信ゲートGTと終端抵抗RTとを備え
て構成したものであり、第1位の被制御装置S1
制御装置Mとの間は第1のケーブルC1により接
続されている。
第2図において、制御装置Mから最遠端にある
第N位の被制御装置SNの受信ゲートGRNの入力端
子は接続が行われていないので、低レベル(障害
なしの状態)に固定しておく。第m位の被制御装
置Snの受信ゲートGRnは第(m+1)位の被制御
装置S(n+1)の送信ゲートGD(n+1)から第(m+1)
のケーブルC(n+1)を通して障害信号を受け、第m
のORゲートGOnの一方の入力に上記障害信号を
送る。第m位の被制御装置Sn自身の障害信号は
第mのORゲートGOnのいま一方の入力に送られ、
第mのORゲートGOnでOR(論理和)がとられる。
第mのORゲートGOnの出力は第mの送信ゲート
GDnと第mのケーブルCnとを通り、第(m−1)
位の被制御装置S(n-1)の受信ゲートGR(n-1)に送ら
れる。この方法により最終的に全被制御装置S1
S2,……Sn……SNの障害信号のORが制御装置M
の受信ゲートGTに入力され、制御装置Mは全被
制御装置のいずれかに障害が発生したことを知る
ことができるわけである。この障害通知信号を受
けて制御装置Mは全被制御装置S1,S2,……Sn
……SNを連続して順番にアクセスする。これに
より障害発生装置の識別と障害内容の識別とが行
われる。第m位の被制御装置Snの電源が切断さ
れた時には、第mの送信ゲートGDnが電気的に存
在しないのと等価になり、第(m−1)位の被制
御装置S(n-1)の受信ゲートGR(n-1)の入力は第(m
−1)の終端抵抗R(n-1)により高レベルに固定さ
れ、これによつて障害が認められるため、制御装
置Mに障害の発生を通知することができる。
本発明は以上説明したように、上記のような構
成、および動作を採用することにより以下の効果
がある。
第1の効果は、障害検出の迅速性である。すな
わち、本明細書により参照した従来の方法のうち
第1の方法および第2の方法に比較して、かなり
早く障害検出を行うことができ、第3の方法に比
較した場合には、検出時間はほぼ同じ値である
が、ハードウエア量は少ない。また、第2の方法
の欠点である制御装置の処理能力上の制約は存在
しない。
第2の効果は、経済性である。すなわち、本明
細書により参照した従来の第3の方法の欠点であ
るハードウエア量の増加はほとんどなく、第1の
方法あるいは第2の方法と比較してもハードウエ
ア量の増加は1台の装置当たりわずか2ゲートの
みである。また、本発明における実施例では、そ
の装置間の接続方法が従来から一般的に行われて
いるバス接続形式と物理的に等価であるため、バ
ス接続ケーブル内の1本の信号線を利用すればケ
ーブルの増加はまつたくなくなる。
第3の効果は、論理障害と電源切断障害の一元
化である。すなわち、従来から装置内に使用され
ているオープンコレクタ素子によるワイアード
OR接続形式では、電源切断障害の検出が不可能
とされていたが、本発明によれば、いわゆる論理
障害と同一論理形式により取扱うことが可能とな
り、電源切断の情報、および論理障害の情報をを
同一のゲートと同一の信号線とにより伝送するこ
とが可能となる。
【図面の簡単な説明】
第1図は従来から装置内で採用されているワイ
アードORの接続法を示す説明図である。第2図
は本発明による障害通知方式の一実施例を示す構
成図である。 S1,S2,……Sn……SN:被制御装置、GD1
GD2,……GDn……GDN:送信ゲート、GR1,GR2
……GRn……GRN:受信ゲート、R1,R2,……Rn
……RN:終端抵抗、GO1,GO2,……GOn……
GON:ORゲート、C1,C2,……Cn……CN:ケー
ブル、M:制御装置、GT:受信ゲート、RT:終
端抵抗。

Claims (1)

    【特許請求の範囲】
  1. 1 それぞれ順位づけされていてタンデム接続さ
    れた複数の被制御装置1,2,……m,Nと、前
    記複数の被制御装置のうちの最低位の被制御装置
    に接続された制御装置とを備え、第m位の被制御
    装置が第(m+1)位の被制御装置より障害信号
    を受信し、前記第m位の被制御装置の自身の障害
    信号との論理和をとり、前記論理和を第(m−
    1)位の被制御装置に送信することにより前記制
    御装置へ被制御装置で発生した障害を通知するよ
    うに構成したことを特徴とする障害通知方式。
JP58122037A 1983-07-05 1983-07-05 障害通知方式 Granted JPS6014304A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58122037A JPS6014304A (ja) 1983-07-05 1983-07-05 障害通知方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58122037A JPS6014304A (ja) 1983-07-05 1983-07-05 障害通知方式

Publications (2)

Publication Number Publication Date
JPS6014304A JPS6014304A (ja) 1985-01-24
JPH0158919B2 true JPH0158919B2 (ja) 1989-12-14

Family

ID=14826031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58122037A Granted JPS6014304A (ja) 1983-07-05 1983-07-05 障害通知方式

Country Status (1)

Country Link
JP (1) JPS6014304A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2669851B2 (ja) * 1988-04-15 1997-10-29 日本電気株式会社 障害通知方式

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6347106Y2 (ja) * 1980-12-19 1988-12-06

Also Published As

Publication number Publication date
JPS6014304A (ja) 1985-01-24

Similar Documents

Publication Publication Date Title
EP0198020B1 (en) Data communication network
US5710777A (en) Communication system
US4570261A (en) Distributed fault isolation and recovery system and method
US5644700A (en) Method for operating redundant master I/O controllers
US6532547B1 (en) Redundant peripheral device subsystem
JPH0158919B2 (ja)
CA2014994C (en) Protected information transfer system
KR20000040686A (ko) Lan 선로의 이중화 시스템
JP2512325B2 (ja) ファン故障検出装置
JPS6135739B2 (ja)
JPH06161912A (ja) データバス制御方式
JP2743893B2 (ja) ドライバー回路故障判別方法、故障箇所報告方法及び周辺装置
JP2830486B2 (ja) 通信装置
JP3160927B2 (ja) ループ試験回路
SU1177838A1 (ru) Система для передачи и контроля информации
JPS58225450A (ja) 故障検出装置
JPH0453331A (ja) バス型ネットワークのループ化方式
JP2687800B2 (ja) 通信異常検出装置
JP3352607B2 (ja) シリアルバス接続装置
JPH0454747A (ja) データ転送システム
EP0785649A2 (en) Method and apparatus for correcting transmission errors and detecting faults during data transmission through data transferring media
JPS61267428A (ja) 情報通信システム
JPH047862B2 (ja)
JPS61208971A (ja) フアクシミリ同報装置
JPS60204144A (ja) バス型通信システムにおける障害検出方式