JPH0157918B2 - - Google Patents

Info

Publication number
JPH0157918B2
JPH0157918B2 JP57170614A JP17061482A JPH0157918B2 JP H0157918 B2 JPH0157918 B2 JP H0157918B2 JP 57170614 A JP57170614 A JP 57170614A JP 17061482 A JP17061482 A JP 17061482A JP H0157918 B2 JPH0157918 B2 JP H0157918B2
Authority
JP
Japan
Prior art keywords
data
tempo
tempo data
circuit
melody
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57170614A
Other languages
Japanese (ja)
Other versions
JPS5958486A (en
Inventor
Eiichiro Aoki
Kunihiko Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP57170614A priority Critical patent/JPS5958486A/en
Publication of JPS5958486A publication Critical patent/JPS5958486A/en
Publication of JPH0157918B2 publication Critical patent/JPH0157918B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】[Detailed description of the invention]

この発明はテンポが自動的に制御される自動演
奏機能を具えた電子楽器に関する。 従来、メロデイ等の楽曲データを記憶してお
き、自動演奏を進めるテンポクロツクを計数する
ことにより前記楽曲データを順次読み出し、読み
出された楽曲データの演奏タイミングと該楽曲デ
ータに対応する鍵の鍵盤での押鍵タイミングとを
比較し、この比較において前記演奏タイミングよ
りも押鍵タイミングが遅いときには前記テンポク
ロツクの発生を停止し、押鍵タイミングの早遅に
関連するテンポ修正データにより前記テンポクロ
ツクの周波数を制御して押鍵による演奏と自動演
奏との進行一致を図つた電子楽器は、昭和55年特
許願第78784号で公知である。 しかし、かかる従来の電子楽器では、前記テン
ポクロツクの周波数を制御する際に、複数のテン
ポ修正データの平均値を用いるようにしているた
め、演奏進行中に押鍵操作ミスあるいは演奏の難
しい箇所等により押鍵タイミングが非常に大きく
ずれた場合には、それ以降のテンポが大幅に変更
されてしまい、基準テンポ付近の安定したテンポ
に復帰させるためには、数音符分の押鍵を必要と
していた。 この発明は上記実情に鑑みてなされたもので、
押鍵タイミングが突然大きくずれた場合にはそれ
以降のテンポを大幅に変更せず、またこの場合に
おいて変更したテンポを短時間に復帰させること
ができる電子楽器を提供することを目的とする。 そこでこの発明は、基準テンポデータ発生手段
を設け、演奏操作手段での演奏操作に対応して測
定された修正テンポデータと前回のテンポデータ
とから新たなテンポデータを形成する際に、前記
基準テンポデータ発生手段から発生される基準テ
ンポデータと前回のテンポデータとのずれ分に基
づいて前記修正テンポデータの前回のテンポデー
タに対するテンポ修正の度合を変更制御すること
により基準テンポからずれたテンポの復帰を早く
行なうようにしている。また、前記基準テンポデ
ータと前記修正テンポデータとのずれ分に基づい
て前記修正テンポデータの前回のテンポデータに
対するテンポ修正の度合を変更制御することによ
りテンポが大幅に変更されないようにしている。 以下この発明を添付図を参照して詳細に説明す
る。 第1図はこの発明を適用した電子楽器の一実施
例を示すブロツク図である。第1図において、鍵
盤1は鍵動作に連動するキースイツチを各鍵毎に
有し、押下鍵に応じてその鍵に対応するキースイ
ツチをオンにする。押鍵検出回路2は前記キース
イツチを走査し、キーオンしているキースイツ
チ、すなわち押下鍵を検出してその鍵を表わす鍵
情報(キーコード)KCを時分割出力するととも
に、押鍵されていることを示す2値レベルのキー
オン信号KONを出力する。 キーコードKCは、例えば第1表に示すように
オクターブ音域を表わす2ビツトのオクターブコ
ードB2,B1と1オクターブ内の12の音名を表わ
す4ビツトのノートコードN4,N3,N2,N1
からなる6ビツトの2進化信号である。
The present invention relates to an electronic musical instrument equipped with an automatic performance function in which the tempo is automatically controlled. Conventionally, music data such as a melody is stored, and the music data is sequentially read out by counting the tempo clock that advances automatic performance, and the performance timing of the read music data and the keyboard of the key corresponding to the music data are determined. If the key press timing is later than the performance timing in this comparison, generation of the tempo clock is stopped, and the frequency of the tempo clock is controlled by tempo correction data related to the earlier or later key press timing. An electronic musical instrument in which the performance by key depression and the automatic performance are made to match each other is known from Patent Application No. 78784 filed in 1981. However, in such conventional electronic musical instruments, when controlling the frequency of the tempo clock, the average value of a plurality of tempo correction data is used. If the key press timing deviates significantly, the subsequent tempo changes significantly, and in order to return to a stable tempo near the standard tempo, key presses of several notes are required. This invention was made in view of the above circumstances.
To provide an electronic musical instrument that does not significantly change the tempo thereafter when the key press timing suddenly deviates greatly, and can restore the changed tempo in a short time in this case. Therefore, the present invention provides a reference tempo data generating means, and when forming new tempo data from the corrected tempo data measured in response to the performance operation by the performance operation means and the previous tempo data, the reference tempo data is Restoration of the tempo that has deviated from the standard tempo by changing and controlling the degree of tempo correction of the corrected tempo data with respect to the previous tempo data based on the deviation between the standard tempo data generated from the data generating means and the previous tempo data. I try to do this as soon as possible. Furthermore, the degree of tempo correction of the corrected tempo data with respect to the previous tempo data is controlled to change based on the deviation between the reference tempo data and the corrected tempo data, thereby preventing the tempo from being changed significantly. The present invention will be described in detail below with reference to the accompanying drawings. FIG. 1 is a block diagram showing an embodiment of an electronic musical instrument to which the present invention is applied. In FIG. 1, a keyboard 1 has a key switch for each key that is linked to key operations, and depending on the pressed key, the key switch corresponding to that key is turned on. The pressed key detection circuit 2 scans the key switch, detects a key switch that is turned on, that is, a pressed key, and outputs key information (key code) KC representing that key in a time-division manner, and also detects that the key is pressed. Outputs the key-on signal KON of the binary level shown. The key code KC is, for example, as shown in Table 1, 2-bit octave codes B 2 , B 1 representing the octave range, and 4-bit note codes N 4 , N 3 , N representing the 12 note names within one octave. It is a 6-bit binary coded signal consisting of 2 and N1 .

【表】【table】

【表】 押鍵検出回路2から出力されるキーコードKC
およびキーオン信号KONは、発音チヤンネル割
当回路3およびメロデイ音高データ取出回路4に
加えられる。 発音チヤンネル割当回路3は、他の入力に後述
する和音・オブリガードデータ取出回路200か
ら出力されるオブリガード音高データON、従音
形成回路5から出力される和音構成音を示す複数
のキーコードCKC、およびベース音形成回路6
から出力されるベース音を示すキーコードBKC
が加えられる。 従音形成回路5は、和音・オブリガードデータ
取出回路200から出力される和音名データCH
に基づいて和音構成音を示す複数のキーコード
CKCを形成する。なお、和音名データCHは、和
音の根音の音名を示す4ビツトデータ(第1表参
照)および和音の種類(メジヤ、マイナ、セブン
ス)を示す2ビツトデータからなる6ビツトのバ
イナリコードである。 従音形成回路5におけるキーコードCKC形成
の一例を示すと、和音種類がメジヤのときは根音
に対して完全1度、長3度、完全5度の音程関係
にある音を示すキーコードCKCを形成し、和音
種類がマイナのときは根音に対して完全1度、短
3度、完全5度の音程関係にある音を示すキーコ
ードCKCを形成し、和音種類がセブンスのとき
は根音に対して完全1度、長3度、短7度の音程
関係にある音を示すキーコードCKCを形成する。 ベース音形成回路6は、和音・オブリガードデ
ータ取出回路200から出力される和音名データ
CHおよび自動伴奏パターン信号発生回路7から
出力されるベースパターン信号BPに基づいてベ
ース音を示すキーコードBKCを形成する。ここ
で、自動伴奏パターン信号発生回路7について説
明する。 自動伴奏パターン信号発生回路7は、リズム選
択スイツチ(図示せず)によつて選択したリズム
に対応する和音発音タイミング信号CT、ベース
音発音タイミング信号BT、リズムパターン信号
RPおよびベースパターン信号BPを後述するテン
ポ制御回路300から出力されるテンポクロツク
TCLによつて発生するもので、パターンメモリ
およびアドレスカウンタから構成されている。 パターンメモリは各リズム毎にそれぞれ複数の
和音発音タイミングパターン、ベース音発音タイ
ミングパターン、リズムパターンおよびベースパ
ターンを記憶している。このパターンメモリに記
憶される各リズム毎のパターンはリズム選択スイ
ツチによつて選択され、この選択された上記各パ
ターンはテンポクロツクTCLを計数するアドレ
スカウンタの計数値をアドレス信号として順次読
み出される。なお、和音発音タイミング信号CT
およびベース音発音タイミング信号BTはそれぞ
れ自動コード音および自動ベース音の発音タイミ
ングを示す信号であり、リズムパターン信号RP
は発音すべきリズム音の種類とその発音タイミン
グを示す信号であり、ベースパターン信号BPは
発音すべき自動ベース音の根音に対応する音程関
係を示す信号である。 ベース音形成回路6は、入力する和音名データ
CHのうち和音の根音を示すキーコードと前記ベ
ースパターン信号BPとを加算することにより根
音に対して所定の音程関係にあるベース音を示す
キーコードBKCを形成する。なお、ベース音形
成回路6はベースパターン信号BPが長3度の音
程に対応し、かつ和音名データCHの和音種類が
マイナの場合には前記ベースパターン信号BPを
短3度の音程に対応するように修正して加算す
る。 発音チヤンネル割当回路3は、押鍵検出回路2
から出力されるキーコードKCを専用に割当てる
チヤンネル、和音・オブリガードデータ取出回路
200から出力されるオブリガード音高データ
ONを専用に割当てるチヤンネル、従音形成回路
5から出力される和音構成音を示すキーコード
CKCを専用に割当てるチヤンネル、およびベー
ス音形成回路6から出力されるベース音を示すキ
ーコードBKCを専用に割当てるチヤンネルから
なる所定数の発音チヤンネルを有し、これらの発
音チヤンネルに上記各キーコードを適宜割当てる
とともに、各チヤンネルに割当て記憶したキーコ
ードKC*を時分割的に楽音形成回路8に出力す
る。 楽音形成回路8は発音チヤンネル割当回路3か
ら時分割的に加わるキーコードKC*に基づき楽音
信号を形成する。なお、押鍵検出回路2から出力
されるキーコードKCに基づいて形成される楽音
信号は、押鍵検出回路2から出力されるキーオン
信号KONによつて開閉エンベロープ制御され、
また、和音構成音を示すキーコードCKCおよび
ベース音を示すキーコードBKCに基づいて形成
される楽音信号は、それぞれ自動伴奏パターン信
号発生回路7から発生される和音発音タイミング
信号CTおよびベース音発音タイミング信号BT
に基づいて開閉エンベロープ制御される。 楽音形成回路8によつて形成された楽音信号は
増幅器9で増幅されてスピーカ10に加わり、こ
こでメロデイ音、和音、ベース音、オブリガード
音として発音される。 また、リズム音源回路11は自動伴奏パターン
信号発生回路7から発生されるリズムパターン信
号RPに応じて各種リズム音を示すリズム音信号
を発生し、これを増幅器9を介してスピーカ10
に加え、リズム音として発音させる。 次に、電子楽器の自動演奏のテンポ制御につい
て説明する。 まず、外部記録手段12から出力される自動演
奏データのデータフオーマツトについて説明す
る。外部記録手段12は磁気カード/テープ、パ
ンチカード、バーコード等であつて、第2図に示
すようにテンポデータ、メロデイ音高データ、メ
ロデイ符長データ、オブリガード音高データ、オ
ブリガード符長データおよび和音データを記載順
序にしたがつてシリアルデータの形で記録してい
る。なお、各データの頭には各データを識別する
ためのマークデータDM1〜DM6を記録している。 テンポデータは自動演奏の模範テンポデータと
して予め記憶設定されるもので、バイナリコード
で構成されており、メロデイ音高データおよびオ
ブリガード音高データはそれぞれ音高を示すもの
で、6ビツトのバイナリコードで構成されている
(第1表参照)。メロデイ符長データおよびオブリ
ガード符長データはそれぞれ音符又は休符の長
さ、すなわち符長を示すもので、6ビツトのバイ
ナリコードで構成される。符長データの一例を示
すと第2表のようになる。
[Table] Key code KC output from key press detection circuit 2
The key-on signal KON is applied to the sound generation channel assignment circuit 3 and the melody pitch data extraction circuit 4. The pronunciation channel allocation circuit 3 receives, as other inputs, obbligado pitch data ON outputted from a chord/obligado data extraction circuit 200, which will be described later, and a plurality of key codes indicating chord constituent tones outputted from the subordinate tone forming circuit 5. CKC and bass sound forming circuit 6
Key code BKC indicating the bass sound output from
is added. The subordinate tone forming circuit 5 receives the chord name data CH output from the chord/obligado data extraction circuit 200.
Multiple key codes indicating chord constituent notes based on
Form CKC. Note that the chord name data CH is a 6-bit binary code consisting of 4-bit data indicating the note name of the root note of the chord (see Table 1) and 2-bit data indicating the type of chord (major, minor, seventh). be. An example of key code CKC formation in the subordinate tone forming circuit 5 is shown below. When the chord type is major, the key code CKC indicating the pitch relationship of perfect 1st, major 3rd, and perfect 5th to the root note is shown. , and when the chord type is minor, a key code CKC is formed that indicates the interval relationship of perfect 1st, minor 3rd, and perfect 5th to the root note, and when the chord type is 7th, the key code A key code CKC is formed that indicates the pitch relationship of a perfect 1st, a major 3rd, and a minor 7th. The bass tone forming circuit 6 receives chord name data output from the chord/obligado data extraction circuit 200.
A key code BKC indicating a bass tone is formed based on the CH and the bass pattern signal BP output from the automatic accompaniment pattern signal generation circuit 7. The automatic accompaniment pattern signal generation circuit 7 will now be explained. The automatic accompaniment pattern signal generation circuit 7 generates a chord sound generation timing signal CT, a bass sound sound generation timing signal BT, and a rhythm pattern signal corresponding to the rhythm selected by a rhythm selection switch (not shown).
A tempo clock output from a tempo control circuit 300, which will be described later, includes RP and base pattern signal BP.
It is generated by TCL and consists of a pattern memory and an address counter. The pattern memory stores a plurality of chord sound generation timing patterns, bass sound sound generation timing patterns, rhythm patterns, and bass patterns for each rhythm. The patterns for each rhythm stored in this pattern memory are selected by a rhythm selection switch, and each of the selected patterns is sequentially read out using the count value of an address counter that counts the tempo clock TCL as an address signal. In addition, the chord pronunciation timing signal CT
and bass sound generation timing signal BT are signals indicating the generation timing of automatic chord sound and automatic bass sound, respectively, and rhythm pattern signal RP
is a signal indicating the type of rhythm tone to be generated and its generation timing, and the base pattern signal BP is a signal indicating the pitch relationship corresponding to the root tone of the automatic bass tone to be generated. The bass tone forming circuit 6 inputs chord name data.
By adding the key code indicating the root note of the chord among the CHs and the base pattern signal BP, a key code BKC indicating the base note having a predetermined interval relationship with the root note is formed. In addition, when the base pattern signal BP corresponds to the interval of a major third, and the chord type of the chord name data CH is minor, the base tone forming circuit 6 makes the base pattern signal BP correspond to the interval of a minor third. Correct and add as follows. The sound generation channel assignment circuit 3 is connected to the key press detection circuit 2.
A channel to which the key code KC outputted from is exclusively assigned, and obbligado pitch data outputted from the chord/obligado data extraction circuit 200.
A channel to which ON is exclusively assigned, and a key code indicating the chord constituent notes output from the subordinate tone forming circuit 5.
It has a predetermined number of sound generation channels consisting of a channel exclusively assigned to CKC and a channel exclusively assigned to key code BKC indicating the bass sound output from the bass sound forming circuit 6, and each of the above key codes is assigned to these sound generation channels. The key code KC * assigned to each channel and stored as appropriate is outputted to the musical tone forming circuit 8 in a time-sharing manner. The musical tone forming circuit 8 forms musical tone signals based on the key code KC * applied from the sound generation channel allocation circuit 3 in a time-sharing manner. Note that the musical tone signal formed based on the key code KC output from the key press detection circuit 2 is subjected to opening/closing envelope control by the key-on signal KON output from the key press detection circuit 2.
Furthermore, the musical tone signals formed based on the key code CKC indicating the chord component tones and the key code BKC indicating the bass tone are respectively a chord generation timing signal CT and a bass tone generation timing generated from the automatic accompaniment pattern signal generation circuit 7. signal BT
The opening/closing envelope is controlled based on The musical tone signal formed by the musical tone forming circuit 8 is amplified by an amplifier 9 and applied to a speaker 10, where it is produced as a melody tone, chord, bass tone, or obbligato tone. Further, the rhythm sound source circuit 11 generates rhythm sound signals indicating various rhythm sounds in accordance with the rhythm pattern signal RP generated from the automatic accompaniment pattern signal generation circuit 7, and outputs the rhythm sound signals to the speaker 10 via the amplifier 9.
In addition to this, it is also pronounced as a rhythm sound. Next, tempo control for automatic performance of an electronic musical instrument will be explained. First, the data format of the automatic performance data output from the external recording means 12 will be explained. The external recording means 12 is a magnetic card/tape, a punch card, a bar code, etc., and as shown in FIG. The data and chord data are recorded in the form of serial data in the order in which they are written. Note that mark data DM 1 to DM 6 for identifying each data is recorded at the head of each data. The tempo data is stored in advance as model tempo data for automatic performance, and is composed of binary codes.The melody pitch data and obbligado pitch data each indicate the pitch, and are 6-bit binary codes. (See Table 1). The melody note length data and obbligado note length data each indicate the length of a note or rest, that is, the note length, and are composed of 6-bit binary codes. An example of note length data is shown in Table 2.

【表】 和音データは、発生すべき和音の和音名を示す
和音名データおよび和音の発生タイミングを示す
タイミングデータを含むもので、それぞれ6ビツ
トおよび10ビツトのバイナリコードで構成され
る。なお、和音名データは前記オブリガード音高
データの読み出しに伴なつて読み出されるもの
で、前記タイミングデータは、同時に発音すべき
オブリガード音のオブリガード音高データが後述
するデータメモリ14に転送された後の該データ
メモリ14における記憶アドレスに対応するもの
である。 外部記録手段12に記録された上記各データ
は、楽曲データ入力装置13にシリアルデータの
形で読み取られる。楽曲データ入力装置13は読
み取つたシリアルデータをパラレルデータに変換
し、マークデータDM1によりテンポデータTDを
テンポ制御回路300に供給し、またメロデイ音
高データ、メロデイ符長データ、オブリガード音
高データ、オブリガード符長データおよび和音デ
ータをデータメモリ14に供給するとともに、マ
ークデータDM2〜DM6を含む書込制御データを
RAM(ランダム、アクセス・メモリ)書込制御
回路15に供給する。 データメモリ14は各データ群毎に記憶領域を
有し、各データ群の対応する記憶領域への書込お
よび記憶領域からの読出は各記憶領域に対応する
アドレス信号を出力する5つのカウンタ16a〜
16eからなるアドレスカウンタ16によつて行
なわれる。RAM書込制御回路15は楽曲データ
入力装置13からデータメモリ14に供給される
各データ群を、データメモリ14の各データに対
応する記憶領域別に書き込み制御するもので、ま
ず楽曲データ入力装置13からマークデータ
DM2を入力すると、メロデイ音高データの記憶
領域に対応するアドレスカウンタ16のカウンタ
16aを動作可能にし、前記楽曲データ入力装置
13からメロデイ音高データが送出される毎に該
カウンタ16aをカウントアツプさせる。カウン
タ16aはその計数値をアドレス信号としてデー
タメモリ14に出力し、アドレス信号の示すアド
レスにメロデイ音高データを書き込む。なお、
RAM書込制御回路15は、マークデータDM2
入力すると同時に前記カウンタ16aのアドレス
信号がメロデイ音高データの記憶領域の先頭アド
レスを示すように該カウンタを初期リセツトす
る。 このようにして全てのメロデイ音高データの書
込が終了すると、RAM書込制御回路15はマー
クデータDM3を入力し、前記と同様にしてデー
タメモリ14のメロデイ符長データに対応する記
憶領域に該記憶領域の先頭アドレスからメロデイ
符長データを書き込む。以下、RAM書込制御回
路15はマークデータDM4,DM5,DM6を入力
する毎に、マークデータに対応する記憶領域に、
該記憶領域の先頭アドレスからオブリガード音高
データ、オブリガード符長データ、和音データを
書き込む。 次に、データメモリ14に全ての自動演奏デー
タが書き込まれた後、スタートスイツチ17を投
入した場合について説明する。 スタートスイツチ17が投入されると、RAM
読出制御回路18はアドレスカウンタ16の各カ
ウンタがそれぞれ対応する記憶領域の先頭アドレ
スを指示するようにアドレスカウンタ16を初期
セツトし、続いてデータメモリ14からメロデイ
の第1音、第2音に対応するメロデイ音高データ
およびメロデイ符長データ、オブリガードの第1
音に対応するオブリガード音高データおよびオブ
リガード符長データを順次読み出すべくアドレス
カウンタ16を制御する。 すなわち、RAM読出制御回路18は、メロデ
イ音高データおよびメロデイ符長データの記憶領
域に対応するアドレスカウンタ16のカウンタ1
6a,16bを動作可能にし、該各カウンタ16
a′,16bのアドレス信号に基づいてデータメモ
リ14からメロデイの第1音に対応するメロデイ
音高データおよびメロデイ符長データを読み出
し、続いて各カウンタ16a,16bをカウント
アツプしてメロデイの第2音に対応するメロデイ
音高データおよびメロデイ符長データを読み出
す。同様にして、オブリガード音高データおよび
オブリガード符長データの記憶領域に対応するア
ドレスカウンタ16のカウンタ16c,16dを
動作可能にし、該各カウンタ16c,16dをカ
ウントアツプさせることによりオブリガード第1
音に対応するオブリガード音高データおよびオブ
リガード符長データを読み出す。 なお、RAM読出制御回路18は、アドレスカ
ウンタ16のカウンタ16aおよび16bをカウ
ントアツプする毎に次メロデイ読出要求信号
MNRを出力し、アドレスカウンタ16のカウン
タ16cおよび16dをカウントアツプする毎に
次オブリガード読出要求信号ONRを出力する。
また、RAM読出制御回路18は、和音データの
記憶領域に対応するアドレスカウンタ16のカウ
ンタ16eを高速駆動し、オブリガード音高デー
タおよびオブリガード符長データの読み出し時に
データメモリ14から全ての和音データを読み出
す。 データ出力回路19はデータメモリ14から読
み出される各データのうち、オブリガード音高デ
ータON1、オブリガード符長データOL1、お
よび和音名データCH1を和音・オブリガードデ
ータ取出回路200に出力し、メロデイ音高デー
タMN2およびメロデイ符長データML2をメロ
デイデータ取出回路100に出力する。データ出
力回路19に含まれる和音サーチ回路19aはオ
ブリガード音高データを読み出す際にアドレスカ
ウンタ16のカウンタ16cから出力されるアド
レス信号に基づいて、データメモリ14から高速
で読み出される和音データの中から前記アドレス
信号と同一アドレスを示す和音データのタイミン
グデータをサーチし、このタイミングデータと一
対の和音名データCH1を出力する。 メロデイデータ取出回路100はデータ出力回
路19からメロデイ音高データMN2およびメロ
デイ符長データML2が加えられ、RAM読出制
御回路18から次メロデイ読出要求信号MNRが
加えられ、後述するテンポ制御回路300からテ
ンポクロツクTCLが加えられており、これらの
信号に基づいて演奏すべきメロデイ音(1音符先
行するメロデイ音)のメロデイ音高データMN1
およびメロデイ符長データML、テンポ制御回路
300からのテンポクロツクの出力を停止するた
めに用いられる停止指令信号MP、およびデータ
メモリ14からのメロデイデータ(メロデイ音高
データおよびメロデイ符長データ)の読出指令信
号MLUを取り出すものである。 第3図は上記メロデイデータ取出回路100の
詳細構成例を示したもので、RAM読出制御回路
18からメロデイデータの読み出しに伴なつて次
メロデイ読出要求信号MNRが加えられると、ラ
ツチ回路101および102はそれぞれデータ出
力回路19から加えられているメロデイ音高デー
タMN2およびメロデイ符長データML2をラツ
チし、ラツチ回路104はラツチ回路102で前
回ラツチされたメロデイ符長データML1をラツ
チし、メロデイ符長カウンタ105はリセツトさ
れる。なお、スタートスイツチ17の投入直後に
おいては、2つのメロデイデータの読み出しに伴
つて信号MNRは1回出力されているため、ラツ
チ回路101および102でラツチされたメロデ
イ音高データMN1およびメロデイ符長データ
ML1はそれぞれこれから演奏しようとするメロ
デイの第1音目に対応し、ラツチ回路104は無
符長データ(全て“0”)をラツチしている。 ラツチ回路101でラツチされたメロデイ音高
データMN1はテンポ制御回路300および表示
装置20に加えられ、ラツチ回路102でラツチ
されたメロデイ符長データML1はラツチ回路1
04に加えられ、ラツチ回路104でラツチされ
たメロデイ符長データMLは比較器106のB入
力およびテンポ制御回路300に加えられる。 表示装置20は各鍵毎に配設されたランプから
構成され、入力するメロデイ音高データMN1に
対応するランプを点灯することによつて押下すべ
き鍵を表示する。したがつて、表示装置20はメ
ロデイ音高データMN1によつてメロデイの第1
音目に対応する鍵を点灯表示している。 比較器106は、テンポクロツクTCLを計数
するメロデイ符長カウンタ105から下位2ビツ
トを除く上位ビツトのパラレル出力が符長データ
としてA入力に加えられており、A入力とB入力
に加えられる各符長データを比較し、これらが一
致したときメロデイ符長一致信号MLEQを出力
する。この場合、メロデイ符長カウンタ105は
信号MNRによつてリセツトされ無符長データを
出力しているため(リセツト後メロデイ符長カウ
ンタ105には3つのテンポクロツクTCLが加
えられるが、4番目のテンポクロツクTCLが後
述する停止指令信号MP(第4図d参照)によつ
て停止されているため)、比較器106は一致信
号MLEQ(“1”)(第4図c参照)をアンド回路
107に加え、アンド回路107を動作可能にす
る。 メロデイ符長カウンタ105はリセツト後3つ
のテンポクロツクTCLを入力し(第4図a参
照)、その下位2ビツトの出力がともに“1”と
なつているため、アンド回路108はアンド回路
107を介して信号“1”を出力する。したがつ
てアンド回路107は、メロデイ符長カウンタ1
05に4番目のテンポクロツクTCLが加わるま
で前記信号“1”を停止指令信号MP(第4図d
参照)としてテンポ制御回路300に出力すると
ともに、アンド回路109に出力する。 ここで、メロデイの第1音目に対するメロデイ
演奏が演奏時点tKONで行なわれ(第4図b参照)、
テンポ制御回路300から符長カウンタ105の
リセツト後4番目のテンポクロツクTCLが出力
されると、アンド回路109は、このテンポクロ
ツクTCLをメロデイデータの読出指令信号MLU
(第4図e参照)としてRAM読出制御回路18
に出力する。 RAM読出制御回路18は読出指令信号MLU
を入力すると、アドレスカウンタ18のカウンタ
18aおよび18bを直ちにカウントアツプして
メロデイの第3音目に対応するメロデイデータを
データメモリ14から読み出すとともに、次メロ
デイ読出要求信号MNR(第4図f参照)を出力
する。 これにより、ラツチ回路101および102は
それぞれメロデイの第2音目に対応するメロデイ
音高データMN1およびメロデイ符長データML
1を出力し、ラツチ回路104はメロデイの第1
音目に対応するメロデイ符長データMLを出力す
る。表示装置20は、ラツチ回路101から出力
されるメロデイの第2音目に対応するメロデイ音
高データMN1により次に押下すべき鍵を点灯表
示し、比較器106はB入力にラツチ回路104
から出力されるメロデイの第1音目に対応するメ
ロデイ符長データMLを入力する。 比較器106は、A入力にメロデイ符長カウン
タ105から前記メロデイ演奏時点tKON後の時間
に対応する符長データが加えられており、これら
の符長データが一致した時点t0から前記と同様に
メロデイ符長一致信号MLEQを出力する(第5
図c参照)。そして、アンド回路107は信号
MLEQが出力された後、テンポ制御回路300
からメロデイ符長カウンタ105に3番目のテン
ポクロツクTCLが出力されると停止指令信号MP
(第5図d参照)を出力し、アンド回路109は
4番目のテンポクロツクTCLが出力されると読
出指令信号MLU(第5図e参照)を出力する。な
お、第5図bに示すように演奏時点tKONが一致時
点t0よりも早い場合には、メロデイ一致信号
MKEQによつて一致時点t0後の4番目以降のテ
ンポクロツクTCLは停止されないようになつて
いる。 このようにしてメロデイデータ取出回路100
は、メロデイ演奏毎に、1音符先行するメロデイ
音のメロデイ音高データMN1、演奏されている
メロデイ音のメロデイ符長データML、停止指令
信号MP、およびメロデイ読出指令信号MLUを
取り出す。 和音・オブリガードデータ取出回路200は、
データ出力回路19からオブリガード音高データ
ON1、オブリガード符長データOL1および和
音名データCH1が加えられ、RAM読出制御回
路18から次オブリガード読出要求信号ONRが
加えられ、後述するテンポ制御回路300からテ
ンポクロツクTCLが加えられており、これらの
信号に基づいて前記メロデイデータ取出回路10
0と同様にして自動演奏されるオブリガード音の
オブリガード音高データON、自動演奏される和
音・ベース音に対応する和音名データCH、およ
びデータメモリ14からのオブリガードデータ
(オブリガード音高データおよびオブリガード符
長データ)の読出指令信号MLUを取り出すもの
である。 第6図は上記和音・オブリガードデータ取出回
路200の詳細構成例を示すもので、RAM読出
制御回路18からオブリガードデータの読み出し
に伴つて次オブリガード読出要求信号ONRが加
えられると、ラツチ回路201,202および2
03はそれぞれデータ出力回路19から加えられ
るオブリガード音高データON1、和音名データ
CH1、およびオブリガード符長データOL1をラ
ツチし、またオブリガード符長カウンタ204は
この信号ONRによつてリセツトされる。なお、
スタートスイツチ17の投入直後においては、信
号ONRは出力されていないため、ラツチ回路2
01および203ではオブリガードの第1音目に
対応するオブリガード音高データON1およびオ
ブリガード符長データOL1はラツチさせていず、
またラツチ回路202ではオブリガードの第1音
目とともに発音される和音を示す和音名データ
CH1もラツチされていない。ラツチ回路203
では無符長データ(全て“0”)がラツチされて
いる。 ラツチ回路203でラツチされたオブリガード
符長データOL(無符長データ)は、比較器205
のB入力に加えられる。比較器205のA入力に
は、テンポクロツクTCLを計数するオブリガー
ド符長カウンタ204から下位2ビツトを除く上
位ビツトのパラレル出力が符長データとして加え
られる。比較器205はA入力とB入力に加えら
れる各符長データを比較し、これらが一致したと
きオブリガード一致信号OLEQを出力する。オブ
リガード符長カウンタ204は、前記メロデイ符
長カウンタ105と同様に無符長データを出力し
ているため、比較器205は一致信号OLEQをア
ンド回路206に加え、アンド回路206を動作
可能にする。 オブリガード符長カウンタ204は、リセツト
後3つのテンポクロツクTCLを入力し、その下
位2ビツトの出力がともに“1”となつているた
め、アンド回路207はアンド回路206を介し
て信号“1”を出力する。 ここで、メロデイの第1音目に対応するメロデ
イ演奏が行なわれ、テンポ制御回路300から符
長カウンタ204のリセツト後4番目のテンポク
ロツクTCLが出力されると、アンド回路208
は、このテンポクロツクTCLをオブリガードデ
ータの読出指令信号OLUとしてRAM読出制御回
路18に出力する。 RAM読出制御回路18は読出指令信号OLUを
入力すると、アドレスカウンタ18のカウンタ1
8cおよび18dを直ちにカウントアツプしてオ
ブリガードの第2音目に対応するオブリガードデ
ータをデータメモリ14から読み出すとともに、
次オブリガード読出要求信号ONRを出力する。 この信号ONRにより、ラツチ回路201はオ
ブリガードの第1音目に対応するオブリガード音
高データON1をラツチし、これをオブリガード
音高データONとして出力する。このオブリガー
ド音高データONは前述した発音チヤンネル割当
回路3(第1図)に加えられるため、スピーカ1
0では第1音目のオブリガード音が発音される。
また、ラツチ回路202はオブリガードの第1音
目とともに発音される和音を示す和音名データ
CH1をラツチし、これを和音名データCHとし
て従音形成回路5およびベース音形成回路6に出
力し、ラツチ回路203はオブリガードの第1音
目に対応するオブリガード符長データOL1をラ
ツチし、これを現在演奏されているオブリガード
音の符長データOLとして比較器205のB入力
に出力する。また、信号ONRによりオブリガー
ド符長カウンタ204はリセツトされる。 比較器205はB入力に符長データOLが加え
られ、A入力にオブリガード符長カウンタ204
からリセツト後の時間に対応する符長データが加
えられており、これらの符長データが一致したと
き前記と同様にオブリガード符長一致信号OLEQ
を出力する。そして、アンド回路206は信号
OLEQが出力された後、テンポ制御回路300か
らオブリガード符長カウンタ204に3番目のテ
ンポクロツクTCLが出力されると、アンド回路
208を動作可能にし、アンド回路208は4番
目のテンポクロツクTCLが出力されると、この
テンポクロツクTCLを読出指令信号OLUとして
出力する。 このようにして和音・オブリガードデータ取出
回路200は、メロデイ演奏が行なわれテンポ制
御回路300からテンポクロツクTCLが出力さ
れていると、上記オブリガード音高データON、
和音名データCH、およびオブリガードデータ読
出指令信号OLUを取り出す。 テンポ制御回路300は、楽曲データ入力装置
13からテンポデータTDが加えられ、メロデイ
データ取出回路100からメロデイ音高データ
MN1、メロデイ符長データMLおよび停止指令
信号MPが加えられ、RAM読出制御回路18か
ら次メロデイ読出要求信号MNRが加えられ、更
にメロデイ音高データ取出回路4から鍵盤1での
押鍵に基づくメロデイ音高データMMNが加えら
れており、これらの信号に基づいてテンポクロツ
クTCLの発生を停止制御するとともに、テンポ
クロツクTCLの周波数を制御するものである。
なお、メロデイ音高データ取出回路4は、押鍵検
出回路2から時分割的に入力するキーコードKC
のうち、キーオン信号KONの立ち上がり時に入
力するキーコードKCのみをメロデイ音高データ
MMNとして取り出す。 第7図は上記テンポ制御回路300の詳細構成
例を示したもので、選択スイツチ301および3
02の操作状態に応じてこの発明に係るテンポ制
御を行なう。 選択スイツチ301は、メロデイ一致信号
MKEQの立ち上がり条件を選択するもので、選
択スイツチ301の接点301a,301bおよ
び301cにはそれぞれオア回路303の出力、
比較器304の出力および微分回路306の出力
が加えられている。オア回路303はメロデイ音
高データMMN(6ビツトのバイナリーコード
(第1表参照))のオア条件をとるため、鍵盤1で
いずれかの鍵が押下(エニイキーオン)される
と、その押鍵時に信号“1”を出力する。なお、
鍵盤1の鍵域には6ビツト全てが“0”のキーコ
ードに対応する鍵は含まれていない。比較器30
4は、1音符先行する音符のメロデイ音高データ
MN1および鍵盤1での押下鍵を示すメロデイ音
高データMMNが加えられるようになつており、
これらの音高データが一致したとき、すなわち鍵
盤1で適正な鍵が押下されたとき信号“1”を出
力する。微分回路306は、鍵盤1以外のキース
イツチである自己復帰型スイツチ305がオンさ
れ信号“1”を入力すると、この信号“1”の立
ち上がり微分をとつて接点301cに出力する。
なお、自己復帰型スイツチ305はワンキープレ
イ時に利用されるものである。 したがつて、選択スイツチ301は、その可動
接片301dを接点301aに接続すると、鍵盤
1でいずれかの鍵が押下されたとき信号“1”を
出力し、接点301bに接続すると押鍵一致があ
つたとき信号“1”を出力し、接点301cに接
続すると自己復帰型スイツチ305の投入時に信
号“1”を出力する。 選択スイツチ301から出力される信号“1”
は、オア回路307を介してアンド回路308に
加えられる。アンド回路308の他の入力には、
次メロデイ読出要求信号MNRを反転するインバ
ータ309の出力が加えられているが、次メロデ
イ読出要求信号MNRは、第4図fおよび第5図
fに示すようにメロデイ読出指令信号MLUの直
後に出力されるため、メロデイ一致検出時にはア
ンド回路308は動作可能になつている。したが
つて、選択スイツチ301から出力される信号
“1”は、オア回路307、アンド回路308を
介してDフリツプフロツプ310に加えられる。 Dフリツプフロツプ310は入力する信号
“1”を所定時間遅延してこれをメロデイ一致信
号MKEQ(“1”)として出力する。このメロデイ
一致信号MKEQは、オア回路307、アンド回
路308を介してDフリツプフロツプ310に帰
還されるため、次メロデイ読出要求信号MNRが
出力されるまで保持される(第4図bおよび第5
図b参照)。 一方、楽曲データ入力装置13から加えられた
テンポデータTDは、記録テンポデータレジスタ
330に記憶されており、ここに記憶されたテン
ポデータTDは基準テンポデータレジスタ331
のB入力に加えられている。また、マニアルテン
ポ設定器332は、手動操作に基づいてテンポを
設定するもので、設定テンポに対応するテンポデ
ータを基準テンポデータレジスタ331のC入力
に加える。 演奏テンポ連続測定回路333および自動テン
ポ変更制御回路334は基準テンポデータレジス
タ331に記憶された基準テンポデータを自動的
に修正するためのもので、自動テンポ変更制御回
路334は押鍵あるいはスイツチ305の押圧に
よつて測定したテンポデータを基準テンポデータ
レジスタ331のA入力に加える。すなわち、演
奏テンポ連続測定回路333は、押鍵あるいはス
イツチ305の押圧によつてメロデイ一致信号
MKEQが出力され、微分回路324からこの信
号MKEQの立ち上がり時にパルス信号が加えら
れると、カウンタ323の計数値を取り込み、取
り込んだ計数値の平均値を自動テンポ変更制御回
路324に出力する。なお、カウンタ323は、
その詳細については後述するが、現在演奏されて
いるメロデイ音の符長データに対応する速度でメ
ロデイ演奏の操作時間間隔を測定するため、その
計数値は演奏操作の早遅に対応するデータ(修正
テンポデータ)となる。また、演奏テンポ連続測
定回路333は、演奏開始時から所定数(例えば
10個)の前記修正テンポデータの平均を測定する
ようにしてもよいし、あるいは現演奏時点よりも
前の全ての修正テンポデータの平均を測定するよ
うにしてもよい。 自動テンポ変更制御回路334は、演奏テンポ
連続測定回路333から加わる平均値(テンポデ
ータ)を基準テンポデータレジスタ331のA入
力に加えるとともに、このテンポデータと基準テ
ンポデータレジスタ331から出力されている基
準テンポデータとを比較し、そのずれ分が所定値
以上になると、自動基準テンポ変更選択スイツチ
335に信号“1”を出力する。 基準テンポデータレジスタ331は、3入力に
加えられるテンポデータのうちずれか1つを基準
テンポデータとして選択出力するもので、記録テ
ンポデータレジスタ330が楽曲データ入力装置
13からテンポデータTDを読み取つた時点ある
いは模範テンポ復帰スイツチ336の投入時には
オア回路337を介して信号“1”(パルス信号)
がB入力セレクト端子SBに加えられるため、B
入力に加えられるテンポデータを基準テンポデー
タとして出力し、マニアルテンポ設定器332に
おいて手動操作でテンポが設定されると、C入力
セレクト端子SCに信号“1”が加えられるため、
C入力に加えられるテンポデータを前記B入力に
加えられるテンポデータに優先して出力する。ま
た、自動基準テンポ変更選択スイツチ335が投
入されており、自動テンポ変更制御回路334か
らスイツチ335を介して信号“1”がA入力セ
レクト端子SAに加えられると、A入力に加えら
れているテンポデータを基準テンポデータとして
出力する。 次に、テンポ制御回路300の動作につて説明
する。自動演奏開始前には、予めラツチ回路31
3,314および315はそれぞれ基準テンポク
ロツクの周波数情報(基準テンポデータ)をラツ
チし、カウンタ323はその計数値が基準テンポ
データと一致するようにプリセツトされている。
なお、上記基準テンポデータのラツチおよびプリ
セツトは、楽曲データ入力装置13から加えられ
るテンポデータTDに基づいて行なわれるが、第
7図においては上記動作に関連する図は省略され
ている。 ラツチ回路313でラツチされた基準テンポデ
ータは、それぞれ演算回路312のA入力および
減算器338のB入力に加えられ、ラツチ回路3
14でラツチされた基準テンポデータは、演算回
路312のB入力に加えられる。また、減算器3
38のA入力には、前述したテンポデータレジス
タ331から基準テンポデータが加えられてい
る。 減算器338はA入力に加えられる基準テンポ
データとB入力に加えられるテンポデータとの差
をとり、その差の絶対値をテンポ修正寄与率制御
回路311に加える。 テンポ修正寄与率制御回路311は、テンポデ
ータの基準テンポデータに対するずれ分、すなわ
ち前記絶対値の大きさに応じて演算回路312に
おける演算を指示するもので、演算回路312の
A入力に加えられるデータをA、B入力に加えら
れるデータをBとすると、前記絶対値の大きさに
応じて第3表に示す演算を指示すべく演算回路3
12に制御信号を出力する。
[Table] The chord data includes chord name data indicating the name of the chord to be generated and timing data indicating the chord generation timing, and is composed of 6-bit and 10-bit binary codes, respectively. Note that the chord name data is read out in conjunction with the reading of the obbligado pitch data, and the timing data is used when the obbligado pitch data of the obbligado notes to be sounded at the same time is transferred to the data memory 14, which will be described later. This corresponds to the storage address in the data memory 14 after the above. Each of the above data recorded in the external recording means 12 is read by the music data input device 13 in the form of serial data. The music data input device 13 converts the read serial data into parallel data, supplies tempo data TD to the tempo control circuit 300 using mark data DM 1 , and also inputs melody pitch data, melody note length data, and obbligado pitch data. , obbligado note length data and chord data to the data memory 14, and write control data including mark data DM2 to DM6 .
It is supplied to a RAM (random access memory) write control circuit 15. The data memory 14 has a storage area for each data group, and writing to and reading from the corresponding storage area of each data group is performed by five counters 16a to 16a that output address signals corresponding to each storage area.
This is done by the address counter 16 consisting of 16e. The RAM write control circuit 15 controls writing of each data group supplied from the music data input device 13 to the data memory 14 for each storage area corresponding to each data in the data memory 14. mark data
When DM 2 is input, the counter 16a of the address counter 16 corresponding to the storage area of melody pitch data is enabled, and the counter 16a is counted up every time melody pitch data is sent from the music data input device 13. let The counter 16a outputs the counted value as an address signal to the data memory 14, and writes melody pitch data at the address indicated by the address signal. In addition,
Upon receiving the mark data DM2 , the RAM write control circuit 15 initializes the counter 16a so that the address signal of the counter 16a indicates the start address of the melody pitch data storage area. When writing of all melody pitch data is completed in this way, the RAM write control circuit 15 inputs the mark data DM 3 and performs the same operation in the storage area corresponding to the melody note length data in the data memory 14. The melody note length data is written from the first address of the storage area. Hereinafter, each time mark data DM 4 , DM 5 , DM 6 is input, the RAM write control circuit 15 writes data into the storage area corresponding to the mark data.
Obligado pitch data, obbligado note length data, and chord data are written from the first address of the storage area. Next, a case will be described in which the start switch 17 is turned on after all automatic performance data has been written into the data memory 14. When the start switch 17 is turned on, the RAM
The read control circuit 18 initially sets the address counter 16 so that each counter in the address counter 16 indicates the start address of the corresponding storage area, and then reads the first and second notes of the melody from the data memory 14. melody pitch data and melody note length data, the first obbligado
The address counter 16 is controlled to sequentially read obbligard pitch data and obbligard note length data corresponding to a note. That is, the RAM read control circuit 18 reads the counter 1 of the address counter 16 corresponding to the storage area of the melody pitch data and the melody note length data.
6a and 16b are enabled, and each counter 16 is
Based on the address signals a' and 16b, melody pitch data and melody note length data corresponding to the first note of the melody are read out from the data memory 14, and then each counter 16a and 16b is counted up to read the second note of the melody. Read out melody pitch data and melody note length data corresponding to the note. Similarly, the counters 16c and 16d of the address counter 16 corresponding to the storage areas of the obbligado pitch data and the obbligado note length data are made operable, and the counters 16c and 16d are incremented.
Read obbligado pitch data and obbligado note length data corresponding to the note. Note that the RAM read control circuit 18 outputs the next melody read request signal every time the counters 16a and 16b of the address counter 16 are counted up.
MNR is output, and each time the counters 16c and 16d of the address counter 16 are counted up, the next obligate read request signal ONR is output.
Further, the RAM read control circuit 18 drives the counter 16e of the address counter 16 corresponding to the storage area of the chord data at high speed, and reads out all the chord data from the data memory 14 when reading the obbligado pitch data and obbligado note length data. Read out. The data output circuit 19 outputs obbligado pitch data ON1, obbligado note length data OL1, and chord name data CH1 out of each data read from the data memory 14 to the chord/obbligado data extraction circuit 200, and outputs the melody sound. The high data MN2 and melody note length data ML2 are output to the melody data extraction circuit 100. A chord search circuit 19a included in the data output circuit 19 selects chord data read out from the data memory 14 at high speed based on the address signal output from the counter 16c of the address counter 16 when reading the obligado pitch data. It searches for timing data of chord data indicating the same address as the address signal, and outputs this timing data and a pair of chord name data CH1. Melody data retrieval circuit 100 receives melody pitch data MN2 and melody note length data ML2 from data output circuit 19, receives next melody read request signal MNR from RAM read control circuit 18, and receives tempo clock from tempo control circuit 300, which will be described later. TCL is added, and melody pitch data MN1 of the melody note (melody note leading by one note) to be played based on these signals.
and melody note length data ML, a stop command signal MP used to stop the output of the tempo clock from the tempo control circuit 300, and a read command for melody data (melody pitch data and melody note length data) from the data memory 14. This is to extract the signal MLU. FIG. 3 shows a detailed configuration example of the melody data retrieval circuit 100. When the next melody read request signal MNR is applied from the RAM read control circuit 18 in conjunction with reading melody data, the latch circuits 101 and 102 latches the melody pitch data MN2 and melody note length data ML2 that are added from the data output circuit 19, respectively, and the latch circuit 104 latches the melody note length data ML1 that was previously latched by the latch circuit 102, and outputs the melody note length. Counter 105 is reset. Immediately after the start switch 17 is turned on, the signal MNR is output once as two pieces of melody data are read, so the melody pitch data MN1 and the melody note length data latched by the latch circuits 101 and 102 are
Each ML1 corresponds to the first note of the melody to be played, and the latch circuit 104 latches non-note length data (all "0"). The melody pitch data MN1 latched by the latch circuit 101 is applied to the tempo control circuit 300 and the display device 20, and the melody note length data ML1 latched by the latch circuit 102 is applied to the tempo control circuit 300 and the display device 20.
04 and latched by the latch circuit 104 is applied to the B input of the comparator 106 and the tempo control circuit 300. The display device 20 is composed of lamps arranged for each key, and displays the key to be pressed by lighting the lamp corresponding to the input melody pitch data MN1. Therefore, the display device 20 displays the first part of the melody based on the melody pitch data MN1.
The keys corresponding to the notes are displayed by lighting. The comparator 106 has the parallel output of the upper bits excluding the lower 2 bits from the melody note length counter 105 that counts the tempo clock TCL added to the A input as note length data, and each note length added to the A and B inputs. The data are compared, and when they match, a melody note length matching signal MLEQ is output. In this case, since the melody note length counter 105 is reset by the signal MNR and outputs non-note length data (after being reset, three tempo clocks TCL are added to the melody note length counter 105, but the fourth tempo clock TCL is stopped by a stop command signal MP (see FIG. 4 d) to be described later), the comparator 106 applies a coincidence signal MLEQ (“1”) (see FIG. 4 c) to the AND circuit 107, The AND circuit 107 is enabled. The melody note length counter 105 inputs three tempo clocks TCL after being reset (see FIG. Outputs signal “1”. Therefore, the AND circuit 107 is the melody note length counter 1
The command signal MP to stop the signal "1" until the fourth tempo clock TCL is applied to 05 (Fig. 4d)
It is outputted to the tempo control circuit 300 as (see) and also outputted to the AND circuit 109. Here, the melody performance for the first note of the melody is performed at the performance time t KON (see Figure 4b),
When the fourth tempo clock TCL is output from the tempo control circuit 300 after resetting the note length counter 105, the AND circuit 109 converts this tempo clock TCL into a melody data read command signal MLU.
(See FIG. 4e) as the RAM read control circuit 18.
Output to. The RAM read control circuit 18 receives a read command signal MLU
When the address counter 18 is inputted, the counters 18a and 18b of the address counter 18 are immediately counted up, the melody data corresponding to the third note of the melody is read out from the data memory 14, and the next melody read request signal MNR (see Fig. 4 f) is sent. Output. As a result, the latch circuits 101 and 102 respectively output melody pitch data MN1 and melody note length data ML corresponding to the second note of the melody.
1, and the latch circuit 104 outputs the first melody.
Outputs melody note length data ML corresponding to the note. The display device 20 illuminates the key to be pressed next based on melody pitch data MN1 corresponding to the second note of the melody output from the latch circuit 101, and the comparator 106 connects the B input to the latch circuit 104.
The melody note length data ML corresponding to the first note of the melody output from the melody is input. The comparator 106 has note length data corresponding to the time after the melody performance time tKON added to the A input from the melody note length counter 105, and from the time t0 when these note length data match, the process is performed in the same manner as described above. Outputs the melody note length matching signal MLEQ (5th
(see figure c). Then, the AND circuit 107 outputs the signal
After MLEQ is output, the tempo control circuit 300
When the third tempo clock TCL is output to the melody note length counter 105, a stop command signal MP is output.
(see FIG. 5d), and when the fourth tempo clock TCL is output, the AND circuit 109 outputs a read command signal MLU (see FIG. 5e). In addition, as shown in FIG. 5b, if the performance time tKON is earlier than the coincidence time t0 , the melody coincidence signal
MKEQ prevents the fourth and subsequent tempo clocks TCL after the coincidence time t0 from being stopped. In this way, the melody data extraction circuit 100
extracts, for each melody performance, melody pitch data MN1 of the melody note that precedes by one note, melody note length data ML of the melody note being played, a stop command signal MP, and a melody read command signal MLU. The chord/obligado data extraction circuit 200 is
Obligado pitch data from data output circuit 19
ON1, obbligard note length data OL1, and chord name data CH1 are added, the next obbligard read request signal ONR is added from the RAM read control circuit 18, and a tempo clock TCL is added from the tempo control circuit 300, which will be described later. The melody data retrieval circuit 10 based on the signal of
0, the obbligado pitch data ON of the automatically played obbligado note, the chord name data CH corresponding to the automatically played chord/bass note, and the obbligado data (obligado pitch) from the data memory 14. This is used to extract the read command signal MLU of data and obbligard code length data. FIG. 6 shows a detailed configuration example of the above-mentioned chord/obligard data retrieval circuit 200. When the next obbligard read request signal ONR is applied from the RAM read control circuit 18 in conjunction with reading of obbligard data, the latch circuit 201, 202 and 2
03 are obbligado pitch data ON1 and chord name data added from the data output circuit 19, respectively.
CH1 and obbligard code length data OL1 are latched, and obbligard code length counter 204 is reset by this signal ONR. In addition,
Immediately after the start switch 17 is turned on, the signal ONR is not output, so the latch circuit 2
In 01 and 203, the obbligado pitch data ON1 and obbligado note length data OL1 corresponding to the first note of obbligado are not latched,
In addition, the latch circuit 202 uses chord name data indicating the chord to be sounded together with the first note of the obbligado.
CH1 is also not latched. Latch circuit 203
In this case, unsigned length data (all "0") is latched. The obligate code length data OL (unsign length data) latched by the latch circuit 203 is sent to the comparator 205.
is added to the B input of To the A input of the comparator 205, the parallel output of the upper bits excluding the lower 2 bits from the obligate mark length counter 204 for counting the tempo clock TCL is added as mark length data. Comparator 205 compares each code length data applied to A input and B input, and outputs an obligate match signal OLEQ when they match. Since the obbrigade note length counter 204 outputs non-note length data similarly to the melody note length counter 105, the comparator 205 applies the coincidence signal OLEQ to the AND circuit 206 to enable the AND circuit 206. . The obbrigade mark length counter 204 inputs three tempo clocks TCL after being reset, and the outputs of the lower two bits are both "1", so the AND circuit 207 outputs the signal "1" via the AND circuit 206. Output. Here, when the melody corresponding to the first note of the melody is played and the fourth tempo clock TCL is output from the tempo control circuit 300 after resetting the note length counter 204, the AND circuit 208
outputs this tempo clock TCL to the RAM read control circuit 18 as an obligate data read command signal OLU. When the RAM read control circuit 18 receives the read command signal OLU, the counter 1 of the address counter 18
Immediately count up 8c and 18d and read the obbligado data corresponding to the second note of obbligado from the data memory 14,
Outputs the next obligate read request signal ONR. In response to this signal ONR, the latch circuit 201 latches obbligado pitch data ON1 corresponding to the first note of obbligard, and outputs this as obbligado pitch data ON. This obligate pitch data ON is added to the aforementioned sound channel assignment circuit 3 (Figure 1), so the speaker 1
At 0, the first obbligado sound is produced.
The latch circuit 202 also contains chord name data indicating the chord to be sounded with the first note of the obbligado.
CH1 is latched, and this is output as chord name data CH to the subtone forming circuit 5 and base tone forming circuit 6, and the latch circuit 203 latches obbligado note length data OL1 corresponding to the first note of the obbligado. , this is output to the B input of the comparator 205 as the note length data OL of the currently played obbligado note. Further, the obligatory code length counter 204 is reset by the signal ONR. The comparator 205 has the note length data OL added to its B input, and the obligate note length counter 204 to its A input.
The note length data corresponding to the time after the reset is added from , and when these note length data match, the obligate note length match signal OLEQ is sent as before.
Output. Then, the AND circuit 206 outputs the signal
After OLEQ is output, when the third tempo clock TCL is output from the tempo control circuit 300 to the obligate note length counter 204, the AND circuit 208 is enabled, and the AND circuit 208 outputs the fourth tempo clock TCL. Then, this tempo clock TCL is output as a read command signal OLU. In this way, the chord/obligado data retrieval circuit 200 outputs the obligate pitch data ON when a melody is played and the tempo clock TCL is output from the tempo control circuit 300.
Take out the chord name data CH and the obbligard data read command signal OLU. The tempo control circuit 300 receives tempo data TD from the music data input device 13 and receives melody pitch data from the melody data extraction circuit 100.
MN1, melody note length data ML and stop command signal MP are added, the next melody read request signal MNR is added from the RAM read control circuit 18, and the melody pitch data retrieval circuit 4 outputs the melody based on the key pressed on the keyboard 1. Pitch data MMN is added, and based on these signals, the generation of the tempo clock TCL is stopped and the frequency of the tempo clock TCL is controlled.
The melody pitch data retrieval circuit 4 receives the key code KC input from the key press detection circuit 2 in a time-sharing manner.
Of these, only the key code KC input at the rise of the key-on signal KON is used as melody pitch data.
Extract as MMN. FIG. 7 shows a detailed configuration example of the tempo control circuit 300, in which selection switches 301 and 3
The tempo control according to the present invention is performed according to the operating state of 02. The selection switch 301 selects a melody matching signal.
It selects the rising condition of MKEQ, and the contacts 301a, 301b, and 301c of the selection switch 301 have the output of the OR circuit 303, respectively.
The output of comparator 304 and the output of differentiator circuit 306 are added. Since the OR circuit 303 takes the OR condition of the melody pitch data MMN (6-bit binary code (see Table 1)), when any key on keyboard 1 is pressed (any key on), a signal is generated at the time of the key press. Outputs “1”. In addition,
The key range of keyboard 1 does not include keys corresponding to key codes in which all 6 bits are "0". Comparator 30
4 is the melody pitch data of the note that precedes it by one note.
Melody pitch data MMN indicating the pressed key on MN1 and keyboard 1 is now added.
When these pitch data match, that is, when a proper key is pressed on the keyboard 1, a signal "1" is output. When the self-resetting switch 305, which is a key switch other than the keyboard 1, is turned on and a signal "1" is input, the differentiating circuit 306 takes the differential of the rising edge of this signal "1" and outputs it to the contact 301c.
Note that the self-resetting switch 305 is used during one-key play. Therefore, when the selection switch 301 connects its movable contact piece 301d to the contact 301a, it outputs a signal "1" when any key is pressed on the keyboard 1, and when it connects the movable contact piece 301d to the contact 301b, it outputs a signal "1" when a key press coincides. When it is warm, it outputs a signal "1", and when it is connected to the contact 301c, it outputs a signal "1" when the self-resetting switch 305 is turned on. Signal “1” output from selection switch 301
is applied to the AND circuit 308 via the OR circuit 307. Other inputs of the AND circuit 308 include
The output of an inverter 309 that inverts the next melody read request signal MNR is added, but the next melody read request signal MNR is output immediately after the melody read command signal MLU as shown in FIGS. 4f and 5f. Therefore, the AND circuit 308 is enabled to operate when a melody match is detected. Therefore, the signal "1" output from the selection switch 301 is applied to the D flip-flop 310 via the OR circuit 307 and the AND circuit 308. The D flip-flop 310 delays the input signal "1" by a predetermined time and outputs it as a melody coincidence signal MKEQ ("1"). This melody match signal MKEQ is fed back to the D flip-flop 310 via the OR circuit 307 and the AND circuit 308, so it is held until the next melody read request signal MNR is output (FIGS. 4b and 5).
(see figure b). On the other hand, the tempo data TD added from the music data input device 13 is stored in the recording tempo data register 330, and the tempo data TD stored here is stored in the reference tempo data register 331.
is added to the B input of Further, the manual tempo setter 332 sets the tempo based on manual operation, and adds tempo data corresponding to the set tempo to the C input of the reference tempo data register 331. The performance tempo continuous measurement circuit 333 and the automatic tempo change control circuit 334 are for automatically correcting the standard tempo data stored in the standard tempo data register 331. The tempo data measured by the pressure is added to the A input of the reference tempo data register 331. That is, the performance tempo continuous measurement circuit 333 receives a melody coincidence signal by pressing a key or pressing the switch 305.
When MKEQ is output and a pulse signal is applied from the differentiating circuit 324 at the rising edge of the signal MKEQ, the count value of the counter 323 is taken in, and the average value of the taken count values is output to the automatic tempo change control circuit 324. Note that the counter 323 is
The details will be explained later, but since the operation time interval of the melody performance is measured at a speed corresponding to the note length data of the melody note currently being played, the counted value is the data (modified Tempo data). In addition, the performance tempo continuous measurement circuit 333 measures a predetermined number of times (for example,
The average of the corrected tempo data (10 pieces) may be measured, or the average of all corrected tempo data before the current performance point may be measured. The automatic tempo change control circuit 334 adds the average value (tempo data) added from the performance tempo continuous measurement circuit 333 to the A input of the reference tempo data register 331, and also adds this tempo data and the reference output from the reference tempo data register 331. The tempo data is compared with the tempo data, and when the deviation exceeds a predetermined value, a signal "1" is output to the automatic reference tempo change selection switch 335. The reference tempo data register 331 selects and outputs one of the tempo data added to the three inputs as the reference tempo data, and when the recording tempo data register 330 reads the tempo data TD from the music data input device 13. Alternatively, when the model tempo return switch 336 is turned on, a signal “1” (pulse signal) is sent via the OR circuit 337.
is applied to the B input select terminal SB, so B
The tempo data added to the input is output as reference tempo data, and when the tempo is manually set in the manual tempo setter 332, a signal "1" is added to the C input select terminal SC.
The tempo data added to the C input is output with priority over the tempo data added to the B input. Further, the automatic standard tempo change selection switch 335 is turned on, and when a signal "1" is applied from the automatic tempo change control circuit 334 to the A input select terminal SA via the switch 335, the tempo applied to the A input is changed. Output the data as standard tempo data. Next, the operation of the tempo control circuit 300 will be explained. Before starting automatic performance, the latch circuit 31 is
3, 314 and 315 each latch the frequency information (reference tempo data) of the reference tempo clock, and the counter 323 is preset so that its count value matches the reference tempo data.
Note that the latching and presetting of the reference tempo data is performed based on the tempo data TD added from the music data input device 13, but diagrams related to the above operations are omitted in FIG. The reference tempo data latched by the latch circuit 313 is applied to the A input of the arithmetic circuit 312 and the B input of the subtracter 338, respectively.
The reference tempo data latched at 14 is applied to the B input of the arithmetic circuit 312. Also, subtractor 3
Reference tempo data is added to the A input of 38 from the tempo data register 331 described above. The subtracter 338 takes the difference between the reference tempo data added to the A input and the tempo data added to the B input, and adds the absolute value of the difference to the tempo correction contribution rate control circuit 311. The tempo correction contribution rate control circuit 311 instructs the calculation circuit 312 to perform calculations according to the amount of deviation of the tempo data from the reference tempo data, that is, the magnitude of the absolute value. Assuming that A is the data added to the B input and B is the data added to the B input, the arithmetic circuit 3 is used to instruct the arithmetic operations shown in Table 3 according to the magnitude of the absolute value.
A control signal is output to 12.

【表】 第3表からも明らかなように、絶対値が大きく
なるにしたがつて演算回路312のB入力に加え
られるデータによるテンポデータの修正の度合
(寄与率)も大きくなるように演算を指示してい
る。 すなわち、減算器338から出力される絶対値
は、前回の演奏時点が押鍵ミス等によつて大幅に
ずれた場合に大きくなるが、この場合には今回の
演奏によつて測定されたデータ(B入力に加えら
れるデータ)の寄与率を大きくすることによつ
て、基準テンポデータに短時間に復帰するように
している。 演算回路312はテンポ修正寄与率制御回路3
11によつて指示される演算に基づいて2入力を
演算処理する。なお、演奏開始時においては、減
算器338のB入力に加えられるテンポデータは
基準テンポデータであるため、減算器338から
出力される絶対値は「0」となるが、演算回路3
12の2入力はともに基準テンポデータが加えら
れているため、前記絶対値の大きさにかかわら
ず、すなわちいずれの演算が行なわれてもその演
算値は基準テンポデータと一致する。演算回路3
12から出力されるテンポデータは、リミツタ3
16を介してラツチ回路313および315に加
えられる。ここで、リミツタ316は、演算回路
312から出力されるテンポデータの最大値およ
び最小値を制限するものである。 ラツチ回路315は前述したように予め基準テ
ンポクロツクのテンポデータをラツチし、これを
比較器317に加えている。比較器317の他の
入力には高速クロツクパルスφを計数するカウン
タ318から計数値がテンポデータとして加えら
れており、比較器17は2入力データが一致した
とき、信号“1”をアンド回路319に出力す
る。 アンド回路319は他の入力に高速クロツクパ
ルスφが加えられているため、比較器317から
信号“1”が加えられたときのみ、このクロツク
パルスφをラツチ回路315のロード入力LD、
カウンタ318のリセツト端子R、およびアンド
回路320に出力する。 これにより、ラツチ回路315はリミツタ31
6から入力するテンポデータをラツチしてこれを
比較器317に出力し、またカウンタ318はリ
セツトされ再び高速クロツクパルスφを計数して
この計数値を比較器317に出力する。したがつ
て、比較器317はラツチ回路315から加わる
テンポデータに対応する周期で一致信号“1”を
出力する。 アンド回路320は、他の入力にオア回路32
1の出力が加えられている。オア回路321はメ
ロデイ一致信号MKEQと停止指令信号MPを反転
するインバータ322の出力とのオア条件をとる
もので、信号MKEQおよび信号MPがそれぞれ第
5図bおよび第5図dの場合には常に信号“1”
を出力し、信号MKEQおよび信号MPが第4図b
および第4図dの場合には、信号MPの立ち上が
りから信号MKEQの立ち上がりまでの時間を除
いて信号“1”を出力する。すなわち、オア回路
321は、正規の演奏時点t0よりも実際の演奏時
点tKONが早い場合には常に信号“1”を出力し、
遅い場合には信号MPの立ち上がり(正規の演奏
時点t0から3番目のテンポクロツクが出力された
時点)から実際の演奏時点tKONまで信号“0”を
出力する。 アンド回路320はオア回路321のオア条件
が成立しているとき動作可能となり、アンド回路
319から周期的に加わる高速クロツクパルスを
テンポクロツクTCLとして出力する。もち論、
オア回路321が信号“0”を出力しているとき
は、前記テンポクロツクTCLの発生は停止され
る。すなわち、オア回路321の出力によつてテ
ンポクロツクTCLの発生が停止制御される。 ここで、メロデイの第1音目に対応する演奏が
行なわれメロデイ一致信号MKEQが出力される
と、微分回路324はこの信号MKEQを微分し、
その立ち上がり時にパルス信号をラツチ回路31
3および314のロード端子LDに加える。ラツ
チ回路313はリミツタ316から加わるテンポ
データをラツチし、ラツチ回路314はカウンタ
323から加わる修正テンポデータをラツチす
る。なお、カウンタ323は前述したように予め
基準テンポクロツクのテンポデータがプリセツト
されている。したがつて、ラツチ回路313およ
び314にラツチされるテンポデータはともに基
準テンポクロツクのテンポデータである。 一方、メロデイ一致信号MKEQがオア回路3
21を介してアンド回路320に加わり、アンド
回路320からテンポクロツクTCLが出力され
ると、直ちにメロデイデータ取出回路100から
はメロデイデータ読出指令信号MLUが出力され
RAM読出制御回路18からは次メロデイ読出要
求信号MNRが出力される。この信号MNRは、
インバータ309およびカウンタ323のリセツ
ト端子Rに加えられる。これにより、信号
MKEQは“0”となり、カウンタ323はリセ
ツトされる。また、メロデイデータ取出回路10
0からはメロデイの第1音目に対応するメロデイ
符長データMLが可変分周器325に出力され
る。 可変分周器325は入力するメロデイ符長デー
タMLに対応する分周比で高速クロツクパルスφ
を分周出力するもので、この可変分周器325か
ら分周出力されるクロツクの周期は入力するメロ
デイ符長データMLの示す符長に比例する。例え
ば、4分音符に対応する符長データMLに基づい
て分周出力されるクロツクの周期は、8分音符に
対応する符長データMLに基づいて分周出力され
るクロツクの周期の2倍となる。 可変分周器325から出力されるクロツクはア
ンド回路326を介してカウンタ323のクロツ
ク入力CKに加えられる。アンド回路326の他
の入力にはナンド回路327の出力が加えられて
いる。ナンド回路327はカウンタ323からラ
ツチ回路14に出力される計数値(バイナリコー
ド)のナンド条件をとるもので、通常信号“1”
を出力してアンド回路326を動作可能にし、カ
ウンタ323の全てのビツト出力が“1”になる
とアンド回路326に信号“0”を出力してアン
ド回路326からのクロツクの出力を阻止する。 ここで、メロデイの第2音目に対応する演奏が
行なわれ、メロデイ一致信号MKEQが出力され
と、ラツチ回路313および314はこの信号
MKEQの立ち上がり時に入力するテンポデータ
をラツチする。このとき、ラツチ回路314がラ
ツチするテンポデータは、カウンタ323の計数
値であり、その値は前記演奏時点が正規の演奏時
点よりも早いときには小さい値となり、遅いとき
には大きい値となる。ラツチ回路314によつて
ラツチされたテンポデータは、修正テンポデータ
として演算回路312のB入力に加えられる。 演算回路312は、前述したようにテンポ修正
寄与率制御回路311によつて指示される演算に
基づいて2入力データの演算処理を行なう。 第8図はこの発明に係るテンポ制御回路の他の
実施例であり、第7図に示したテンポ制御回路3
00と相違する箇所のみを示したものである。 減算器339はそのB入力にラツチ回路313
でラツチされたテンポデータに代えて、ラツチ回
路314でラツチされた修正テンポデータを入力
し得るようになつており、この修正テンポデータ
と基準テンポデータレジスタ331からA入力に
加えられる基準テンポデータとの差をとり、その
差の絶対値をテンポ修正寄与率制御回路340に
加える。 テンポ修正寄与率制御回路340は、入力する
絶対値の大きさに応じて演算回路341における
演算を指示するもので、演算回路341のA入力
に加えられるテンポデータをA、B入力に加えら
れる修正テンポデータをBとすると、前記絶対値
の大きさに応じて第4表に示す演算を指示すべく
演算回路341に制御信号を出力する。
[Table] As is clear from Table 3, the calculation is performed so that as the absolute value increases, the degree of modification (contribution rate) of the tempo data by the data added to the B input of the calculation circuit 312 also increases. Instructing. In other words, the absolute value output from the subtractor 338 becomes large when the time point of the previous performance is significantly shifted due to a key press error, etc.; By increasing the contribution rate of the data added to the B input, the reference tempo data can be returned to the standard tempo data in a short time. The calculation circuit 312 is the tempo correction contribution rate control circuit 3
The two inputs are processed based on the calculation instructed by 11. Note that at the start of the performance, the tempo data added to the B input of the subtracter 338 is the reference tempo data, so the absolute value output from the subtracter 338 is "0", but the arithmetic circuit 3
Since reference tempo data is added to both of the two inputs of No. 12, the calculated value matches the reference tempo data regardless of the magnitude of the absolute value, that is, regardless of which calculation is performed. Arithmetic circuit 3
The tempo data output from 12 is sent to limiter 3.
16 to latch circuits 313 and 315. Here, the limiter 316 limits the maximum and minimum values of the tempo data output from the arithmetic circuit 312. As described above, the latch circuit 315 latches the tempo data of the reference tempo clock in advance and applies it to the comparator 317. A count value from a counter 318 that counts high-speed clock pulses φ is added to the other input of the comparator 317 as tempo data, and when the two input data match, the comparator 17 sends a signal "1" to the AND circuit 319. Output. Since the AND circuit 319 has the high-speed clock pulse φ applied to the other input, only when the signal “1” is applied from the comparator 317, this clock pulse φ is applied to the load input LD of the latch circuit 315.
It is output to the reset terminal R of the counter 318 and the AND circuit 320. As a result, the latch circuit 315 is connected to the limiter 31.
The counter 318 is reset, counts the high speed clock pulses φ again, and outputs this counted value to the comparator 317. Therefore, the comparator 317 outputs a coincidence signal "1" at a period corresponding to the tempo data applied from the latch circuit 315. AND circuit 320 connects other inputs to OR circuit 32
1 output is added. The OR circuit 321 takes the OR condition of the melody match signal MKEQ and the output of the inverter 322 that inverts the stop command signal MP, and always when the signal MKEQ and the signal MP are as shown in FIG. 5b and FIG. 5d, respectively. Signal “1”
The signal MKEQ and the signal MP are shown in Fig. 4b.
In the case of FIG. 4d, the signal "1" is output except for the time from the rise of the signal MP to the rise of the signal MKEQ. That is, the OR circuit 321 always outputs a signal "1" when the actual performance time tKON is earlier than the regular performance time t0 ,
If it is late, the signal "0" is output from the rise of the signal MP (the time when the third tempo clock is output from the normal performance time t0 ) to the actual performance time tKON . AND circuit 320 becomes operational when the OR condition of OR circuit 321 is satisfied, and outputs the high-speed clock pulses periodically applied from AND circuit 319 as tempo clock TCL. Mochi theory,
When the OR circuit 321 is outputting the signal "0", generation of the tempo clock TCL is stopped. That is, the output of the OR circuit 321 controls the generation of the tempo clock TCL to be stopped. Here, when a performance corresponding to the first note of the melody is performed and a melody matching signal MKEQ is output, the differentiation circuit 324 differentiates this signal MKEQ,
The latch circuit 31 latches the pulse signal at the rising edge.
3 and 314 load terminal LD. Latch circuit 313 latches tempo data applied from limiter 316, and latch circuit 314 latches corrected tempo data applied from counter 323. Note that the counter 323 is preset with the tempo data of the reference tempo clock, as described above. Therefore, the tempo data latched in latch circuits 313 and 314 are both the tempo data of the reference tempo clock. On the other hand, the melody match signal MKEQ is OR circuit 3
21 to the AND circuit 320, and when the tempo clock TCL is output from the AND circuit 320, the melody data retrieval circuit 100 immediately outputs the melody data read command signal MLU.
The RAM read control circuit 18 outputs a next melody read request signal MNR. This signal MNR is
It is applied to the reset terminal R of the inverter 309 and the counter 323. This allows the signal
MKEQ becomes "0" and counter 323 is reset. In addition, the melody data extraction circuit 10
From 0 onwards, melody note length data ML corresponding to the first note of the melody is output to the variable frequency divider 325. The variable frequency divider 325 generates a high-speed clock pulse φ at a frequency division ratio corresponding to the input melody code length data ML.
The period of the clock frequency-divided and output from the variable frequency divider 325 is proportional to the note length indicated by the input melody note length data ML. For example, the period of the clock that is divided and output based on the note length data ML corresponding to a quarter note is twice the period of the clock that is divided and output based on the note length data ML that corresponds to an eighth note. Become. The clock output from variable frequency divider 325 is applied to clock input CK of counter 323 via AND circuit 326. The output of the NAND circuit 327 is added to the other input of the AND circuit 326. The NAND circuit 327 takes the NAND condition of the count value (binary code) output from the counter 323 to the latch circuit 14, and normally receives a signal "1".
When all the bit outputs of the counter 323 become "1", a signal "0" is outputted to the AND circuit 326 to prevent the AND circuit 326 from outputting a clock. Here, when the performance corresponding to the second note of the melody is performed and the melody match signal MKEQ is output, the latch circuits 313 and 314 actuate this signal.
Latch the tempo data input at the rise of MKEQ. At this time, the tempo data latched by the latch circuit 314 is the count value of the counter 323, and the value becomes a small value when the performance time is earlier than the normal performance time, and a large value when it is later. The tempo data latched by the latch circuit 314 is applied to the B input of the arithmetic circuit 312 as modified tempo data. The arithmetic circuit 312 performs arithmetic processing on two input data based on the arithmetic operation instructed by the tempo correction contribution rate control circuit 311 as described above. FIG. 8 shows another embodiment of the tempo control circuit according to the present invention, in which the tempo control circuit 3 shown in FIG.
Only the parts that are different from 00 are shown. The subtracter 339 has a latch circuit 313 at its B input.
Instead of the tempo data latched by , modified tempo data latched by the latch circuit 314 can be input, and this modified tempo data and the reference tempo data added to the A input from the reference tempo data register 331 are input. and adds the absolute value of the difference to the tempo correction contribution rate control circuit 340. The tempo modification contribution rate control circuit 340 instructs the calculation circuit 341 to perform calculations according to the magnitude of the input absolute value, and controls the tempo data added to the A input of the calculation circuit 341 to be modified to be added to the A and B inputs. Assuming that the tempo data is B, a control signal is output to the calculation circuit 341 to instruct the calculations shown in Table 4 according to the magnitude of the absolute value.

【表】 第4表からも明らかなように、第7図に示した
テンポ制御回路300とは逆に、絶対値が大きく
なるにしたがつて演算回路341のB入力に加え
られる修正テンポデータのテンポデータに対する
寄与率を小さくするように演算を指示している。 すなわち、減算器339から出力される絶対値
は、今回の演奏時点が押鍵ミス等によつて大幅に
ずれた場合大きくなるが、この場合には今回の演
奏によつて測定された修正テンポデータの寄与率
を小さくすることによつて、テンポが著しく変更
されないようにしている。 第9図はこの発明に係るテンポ制御回路の更に
他の実施例であり、第7図に示したテンポ制御回
路300と相違する箇所のみを示したものであ
る。 このテンポ制御回路は、第7図および第8図に
示したテンポ制御回路の両者の長所を有するもの
で、減算器342および343はそれぞれ減算器
339(第8図)および減算器338(第7図)
と同等のものである。各減算器342および34
3から出力される絶対値は、それぞれ減算器34
4のA入力およびB入力に加えられる。減算器3
44は、B入力に加えられる絶対値からA入力に
加えられる絶対値を減算し、その減算値をテンポ
修正寄与率制御回路345に加える。 テンポ修正寄与率制御回路345は、入力する
減算値の大きさに応じて演算回路346における
演算を指示するもので、演算回路346のA入力
に加えられるテンポデータをA、B入力に加えら
れる修正テンポデータをBとすると、前記減算値
の大きさに応じて第5表に示す演算を指示すべく
演算回路346に制御信号を出力する。
[Table] As is clear from Table 4, contrary to the tempo control circuit 300 shown in FIG. The calculation is instructed to reduce the contribution rate to the tempo data. In other words, the absolute value output from the subtractor 339 will increase if the current performance point is significantly shifted due to a key press error, etc., but in this case, the absolute value output from the subtractor 339 will be larger than the corrected tempo data measured by the current performance. By reducing the contribution rate of , the tempo is prevented from changing significantly. FIG. 9 shows still another embodiment of the tempo control circuit according to the present invention, and only the parts different from the tempo control circuit 300 shown in FIG. 7 are shown. This tempo control circuit has the advantages of both the tempo control circuits shown in FIG. 7 and FIG. figure)
It is equivalent to Each subtractor 342 and 34
The absolute values output from 3 are each subtracted by 34
It is added to the A and B inputs of 4. Subtractor 3
44 subtracts the absolute value applied to the A input from the absolute value applied to the B input, and applies the subtracted value to the tempo correction contribution rate control circuit 345. The tempo modification contribution rate control circuit 345 instructs the calculation circuit 346 to perform calculations according to the magnitude of the input subtraction value, and controls the tempo data added to the A input of the calculation circuit 346 to be modified to be added to the A and B inputs. Assuming that the tempo data is B, a control signal is output to the calculation circuit 346 to instruct the calculation shown in Table 5 according to the magnitude of the subtraction value.

【表】 第5表からも明らかなように、減算値が正の場
合には演算回路346のB入力に加えられる修正
テンポデータのテンポデータに対する寄与率を大
きくするように演算を指示し、減算値の負の場合
には前記修正テンポデータのテンポデータに対す
る寄与率を小さくするように演算を指示してい
る。 すなわち、テンポが基準テンポから離れていく
方向(負の方向)の場合には寄与率を小さくする
ことによつてテンポが著しく変更されないように
し、基準テンポが近づく方向の場合には寄与率を
大きくすることによつてテンポが急速に復帰する
ようにしている。 この実施例では過去の制御テンポデータと今回
の測定テンポデータ(修正テンポデータ)によ
り、新たな制御テンポデータを形成したが、昭和
55年特許第78784号のように過去の複数回の測定
テンポデータと今回の測定テンポデータに基づい
て新たな制御テンポデータを形成するようにして
もよい。この場合、過去の複数回の測定テンポデ
ータの平均と基準テンポデータとを比較すること
により今回の測定テンポデータの寄与率を制御す
る。 また、押鍵一致進行の代わりに、エニイキーオ
ンまたはワンキープレイによつて自動演奏を進行
させる場合には、自動演奏によるメロデイ演奏を
行なうとよい。この場合、メロデイデータ取出回
路100から取り出したメロデイ音高データMN
1を1音符分遅延させて発音チヤンネル割当回路
3に入力させることにより容易に実現することが
できる。 以上説明したようにこの発明によれば、基準テ
ンポデータと現テンポデータとのずれ分に応じて
測定した修正テンポデータによる現テンポデータ
へのテンポ修正寄与率を制御することができ、こ
れにより演奏進行中、演奏ミス等により演奏タイ
ミングが大きくずれた場合でも、テンポを基準テ
ンポに急速に復帰させることができる。また、基
準テンポデータと測定した修正テンポデータとの
ずれ分に応じて修正テンポデータによる現テンポ
データへのテンポ修正寄与率を制御することがで
き、これにより演奏タイミングが大きくずれた場
合でも、テンポが大幅に変更されず、特に初心者
にとつて極めて有効なテンポ制御が実現できる。
[Table] As is clear from Table 5, when the subtraction value is positive, the calculation is instructed to increase the contribution ratio of the corrected tempo data added to the B input of the calculation circuit 346 to the tempo data, and the subtraction value is If the value is negative, the computation is instructed to reduce the contribution rate of the modified tempo data to the tempo data. In other words, if the tempo is moving away from the standard tempo (negative direction), the tempo is prevented from changing significantly by reducing the contribution rate, and if the tempo is moving closer to the standard tempo, the contribution rate is increased. This allows the tempo to return quickly. In this example, new control tempo data was formed from past control tempo data and current measured tempo data (corrected tempo data).
As in 1955 Patent No. 78784, new control tempo data may be formed based on tempo data measured a plurality of times in the past and tempo data measured this time. In this case, the contribution rate of the currently measured tempo data is controlled by comparing the average of the past measured tempo data with the reference tempo data. Further, when the automatic performance is to be advanced by any key on or one key play instead of the key press matching progression, it is preferable to perform the melody performance by automatic performance. In this case, the melody pitch data MN extracted from the melody data extraction circuit 100
This can be easily realized by delaying the signal 1 by one note and inputting it to the sound generation channel allocation circuit 3. As explained above, according to the present invention, it is possible to control the tempo correction contribution rate to the current tempo data by the corrected tempo data measured according to the deviation between the reference tempo data and the current tempo data, and thereby Even if the performance timing deviates significantly due to a performance error or the like during the performance, the tempo can be quickly returned to the standard tempo. In addition, it is possible to control the tempo correction contribution rate of the corrected tempo data to the current tempo data according to the deviation between the reference tempo data and the measured corrected tempo data, and as a result, even if the performance timing deviates significantly, the tempo The tempo control is not changed significantly, making it possible to achieve extremely effective tempo control, especially for beginners.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明を適用した電子楽器の一実施
例を示すブロツク図、第2図はこの発明に利用さ
れる自動演奏データの一例を示すデータフオーマ
ツト、第3図はこの発明に係るメロデイデータ取
出回路の詳細例を示すブロツク図、第4図および
第5図は、それぞれこの発明に係る各信号のタイ
ミングチヤート、第6図はこの発明に係る和音・
オブリガードデータ取出回路の詳細例を示すブロ
ツク図、第7図はこの発明に係るテンポ制御回路
の詳細例を示すブロツク図、第8図はこの発明に
係るテンポ制御回路の他の実施例の要部を示すブ
ロツク図、第9図はこの発明に係るテンポ制御回
路の更に他の実施例の要部を示すブロツク図であ
る。 1…鍵盤、8…楽音形成回路、10…スピー
カ、13…楽曲データ入力装置、14…データメ
モリ、15…RAM書込制御回路、16…アドレ
スカウンタ、17…スタートスイツチ、18…
RAM読出制御回路、19…データ出力回路、2
0…表示装置、100…メロデイデータ取出回
路、200…和音・オブリガードデータ取出回
路、300…テンポ制御回路。
FIG. 1 is a block diagram showing an example of an electronic musical instrument to which this invention is applied, FIG. 2 is a data format showing an example of automatic performance data used in this invention, and FIG. 3 is a melody data format according to this invention. A block diagram showing a detailed example of a data retrieval circuit, FIGS. 4 and 5 are timing charts of each signal according to the present invention, and FIG. 6 is a chord diagram according to the present invention.
FIG. 7 is a block diagram showing a detailed example of the obbrigade data retrieval circuit, FIG. 7 is a block diagram showing a detailed example of the tempo control circuit according to the present invention, and FIG. 8 is a schematic diagram of another embodiment of the tempo control circuit according to the present invention. FIG. 9 is a block diagram showing the main parts of still another embodiment of the tempo control circuit according to the present invention. DESCRIPTION OF SYMBOLS 1...Keyboard, 8...Music tone forming circuit, 10...Speaker, 13...Music data input device, 14...Data memory, 15...RAM write control circuit, 16...Address counter, 17...Start switch, 18...
RAM read control circuit, 19...data output circuit, 2
0... Display device, 100... Melody data extraction circuit, 200... Chord/obligado data extraction circuit, 300... Tempo control circuit.

Claims (1)

【特許請求の範囲】 1 演奏操作手段と、 少くとも前記演奏操作手段で演奏すべき楽音の
タイミング情報を記憶する記憶手段と、 楽曲の進行に合わせて前記記憶手段から記憶デ
ータを読み出す読出手段と、 前記読出手段によつて読み出された前記タイミ
ング情報をもとに前記演奏操作手段での操作タイ
ミングから修正テンポデータを形成する修正テン
ポデータ形成手段と、 前記修正テンポデータにより前回形成した前回
のテンポデータを修正して新たなテンポデータを
形成し、該新たなテンポデータに基づいて前記読
出手段の読み出しを制御するテンポ制御手段と、 基準テンポデータを発生する基準テンポデータ
発生手段と、 前記基準テンポデータ発生手段から発生される
基準テンポデータと前記前回のテンポデータとの
ずれ分が大きくなる程、前記テンポ制御手段にお
ける前記修正テンポデータによる前記前回のテン
ポデータの修正の度合を大きくするように変更制
御する変更制御手段と を具えた電子楽器。 2 前記基準テンポデータ発生手段は、外部記録
手段に予め記録された模範テンポデータを基準テ
ンポデータとして発生する特許請求の範囲第1項
記載の電子楽器。 3 前記基準テンポデータ発生手段は、マニアル
テンポ設定器によつて設定されたテンポデータを
基準テンポデータとして発生する特許請求の範囲
第1項記載の電子楽器。 4 前記基準テンポデータ発生手段は、演奏開始
時から複数の前記修正テンポデータの平均値を測
定し、現在発生されている基準テンポデータが前
記測定した平均値から所定値以上ずれたとき、該
平均値を新たな基準テンポデータとして発生する
特許請求の範囲第1項記載の電子楽器。 5 演奏操作手段と、 少くとも前記演奏操作手段で演奏すべき楽音の
タイミング情報を記憶する記憶手段と、 楽曲の進行に合わせて前記記憶手段から記憶デ
ータを読み出す読出手段と、 前記読出手段によつて読み出された前記タイミ
ング情報をもとに前記演奏操作手段での操作タイ
ミングから修正テンポデータを形成する修正テン
ポデータ形成手段と、 前記修正テンポデータにより前回形成した前回
のテンポデータを修正して新たなテンポデータを
形成し、該新たなテンポデータに基づいて前記読
出手段の読み出しを制御するテンポ制御手段と、 基準テンポデータを発生する基準テンポデータ
発生手段と、 該基準テンポデータ発生手段から発生される基
準テンポデータと前記修正テンポデータとのずれ
分が大きくなる程、前記テンポ制御手段における
前記修正テンポデータによる前記前回のテンポデ
ータの修正の度合を小さくするように変更制御す
る変更制御手段と を具えた電子楽器。 6 前記基準テンポデータ発生手段は、外部記録
手段に予め記録された模範テンポデータを基準テ
ンポデータとして発生する特許請求の範囲第5項
記載の電子楽器。 7 前記基準テンポデータ発生手段は、マニアル
テンポ設定器によつて設定されたテンポデータを
基準テンポデータとして発生する特許請求の範囲
第5項記載の電子楽器。 8 前記基準テンポデータ発生手段は、演奏開始
時から複数の前記修正テンポデータの平均値を測
定し、現在発生されている基準テンポデータが前
記測定した平均値から所定値以上ずれたとき、該
平均値を新たな基準テンポデータとして発生する
特許請求の範囲第5項記載の電子楽器。 9 演奏操作手段と、 少くとも前記演奏操作手段で演奏すべき楽音の
タイミング情報を記憶する記憶手段と、 楽曲の進行に合わせて前記記憶手段から記憶デ
ータを読み出す読出手段と、 前記読出手段によつて読み出された前記タイミ
ング情報をもとに前記演奏操作手段での操作タイ
ミングから修正テンポデータを形成するテンポ修
正データ形成手段と、 前記修正テンポデータにより前回形成した前回
のテンポデータを修正して新たなテンポデータを
形成し、該新たなテンポデータに基づいて前記読
出手段の読み出しを制御するテンポ制御手段と、 基準テンポデータを発生する基準テンポデータ
発生手段と、 前記基準テンポデータ発生手段から発生される
基準テンポデータと前記前回のテンポデータとの
第1のずれ分および基準テンポデータと前記修正
テンポデータとの第2のずれ分を算出し、前記第
1のずれ分が前記第2のずれ分よりも大きいとき
は、前記テンポ制御手段における前記修正テンポ
データによる前記前回のテンポデータの修正の度
合を大きく変更制御し、前記第1のずれ分が前記
第2のずれ分よりも小さいときは、前記テンポ制
御手段における前記修正テンポデータによる前記
前回のテンポデータの修正の度合を小さく変更制
御するテンポ変更制御手段と を具えた電子楽器。 10 前記基準テンポデータ発生手段は、外部記
録手段に予め記録された模範テンポデータを基準
テンポデータとして発生する特許請求の範囲第9
項記載の電子楽器。 11 前記基準テンポデータ発生手段は、マニア
ルテンポ設定器によつて設定されたテンポデータ
を基準テンポデータとして発生する特許請求の範
囲第9項記載の電子楽器。 12 前記基準テンポデータ発生手段は、演奏開
始時から複数の前記修正テンポデータの平均値を
測定し、現在発生されている基準テンポデータが
前記測定した平均値から所定値以上ずれたとき、
該平均値を新たな基準テンポデータとして発生す
る特許請求の範囲第9項記載の電子楽器。
[Scope of Claims] 1. A performance operation means, a storage means for storing at least timing information of musical tones to be played by the performance operation means, and a reading means for reading out stored data from the storage means in accordance with the progress of the music piece. , corrected tempo data forming means for forming corrected tempo data from the operation timing of the performance operating means based on the timing information read by the reading means; tempo control means for correcting tempo data to form new tempo data and controlling reading by the reading means based on the new tempo data; reference tempo data generation means for generating reference tempo data; and the reference tempo data. The greater the deviation between the reference tempo data generated from the tempo data generating means and the previous tempo data, the greater the degree of correction of the previous tempo data by the corrected tempo data in the tempo control means. An electronic musical instrument comprising a change control means for controlling changes. 2. The electronic musical instrument according to claim 1, wherein the reference tempo data generating means generates model tempo data recorded in advance in an external recording means as the reference tempo data. 3. The electronic musical instrument according to claim 1, wherein said reference tempo data generation means generates tempo data set by a manual tempo setter as reference tempo data. 4. The reference tempo data generating means measures the average value of a plurality of the corrected tempo data from the start of the performance, and when the currently generated reference tempo data deviates from the measured average value by more than a predetermined value, the average value is measured. The electronic musical instrument according to claim 1, wherein the value is generated as new reference tempo data. 5. performance operation means; storage means for storing at least timing information of musical tones to be played by the performance operation means; reading means for reading out stored data from the storage means in accordance with the progress of the music; corrected tempo data forming means for forming corrected tempo data from the operation timing of the performance operating means based on the timing information read out; tempo control means for forming new tempo data and controlling reading by the reading means based on the new tempo data; reference tempo data generation means for generating reference tempo data; and generation from the reference tempo data generation means. change control means for changing and controlling the degree of correction of the previous tempo data by the corrected tempo data in the tempo control means as the deviation between the reference tempo data and the corrected tempo data increases; An electronic musical instrument equipped with 6. The electronic musical instrument according to claim 5, wherein the reference tempo data generating means generates model tempo data recorded in advance in an external recording means as the reference tempo data. 7. The electronic musical instrument according to claim 5, wherein the reference tempo data generation means generates tempo data set by a manual tempo setter as the reference tempo data. 8. The reference tempo data generating means measures the average value of the plurality of corrected tempo data from the start of the performance, and when the currently generated reference tempo data deviates from the measured average value by more than a predetermined value, the average value is 6. The electronic musical instrument according to claim 5, wherein the value is generated as new reference tempo data. 9. performance operation means; storage means for storing at least timing information of musical tones to be played by the performance operation means; reading means for reading out stored data from the storage means in accordance with the progress of the music; tempo correction data forming means for forming corrected tempo data from the operation timing of the performance operation means based on the timing information read out; tempo control means for forming new tempo data and controlling reading by the reading means based on the new tempo data; reference tempo data generation means for generating reference tempo data; and reference tempo data generation means for generating reference tempo data. A first deviation between the standard tempo data and the previous tempo data and a second deviation between the standard tempo data and the corrected tempo data are calculated, and the first deviation is calculated as the second deviation. If the deviation is larger than the second deviation, the degree of correction of the previous tempo data by the corrected tempo data in the tempo control means is controlled to be large, and if the first deviation is smaller than the second deviation, , tempo change control means for controlling the degree of modification of the previous tempo data by the modified tempo data in the tempo control means to a smaller value. 10 The reference tempo data generating means generates model tempo data recorded in advance in an external recording means as the reference tempo data.
Electronic musical instruments listed in section. 11. The electronic musical instrument according to claim 9, wherein said reference tempo data generation means generates tempo data set by a manual tempo setter as reference tempo data. 12. The reference tempo data generation means measures the average value of the plurality of corrected tempo data from the start of the performance, and when the currently generated reference tempo data deviates from the measured average value by more than a predetermined value,
10. The electronic musical instrument according to claim 9, wherein said average value is generated as new reference tempo data.
JP57170614A 1982-09-28 1982-09-28 Electronic musical instrument Granted JPS5958486A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57170614A JPS5958486A (en) 1982-09-28 1982-09-28 Electronic musical instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57170614A JPS5958486A (en) 1982-09-28 1982-09-28 Electronic musical instrument

Publications (2)

Publication Number Publication Date
JPS5958486A JPS5958486A (en) 1984-04-04
JPH0157918B2 true JPH0157918B2 (en) 1989-12-07

Family

ID=15908123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57170614A Granted JPS5958486A (en) 1982-09-28 1982-09-28 Electronic musical instrument

Country Status (1)

Country Link
JP (1) JPS5958486A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0565630U (en) * 1992-02-19 1993-08-31 株式会社東海理化電機製作所 Automotive sun visor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0713799B2 (en) * 1985-12-26 1995-02-15 任天堂株式会社 Rhythm recognition device and rhythm response toy using the same
JP2537963B2 (en) * 1988-04-26 1996-09-25 松下電器産業株式会社 Automatic playing device
JP2523779B2 (en) * 1988-04-26 1996-08-14 松下電器産業株式会社 Automatic playing device
JPH056341U (en) * 1991-07-09 1993-01-29 新キヤタピラー三菱株式会社 Hose internal pressure detector

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0565630U (en) * 1992-02-19 1993-08-31 株式会社東海理化電機製作所 Automotive sun visor device

Also Published As

Publication number Publication date
JPS5958486A (en) 1984-04-04

Similar Documents

Publication Publication Date Title
JPS6367193B2 (en)
JPH0157918B2 (en)
JPH0356633B2 (en)
US4674384A (en) Electronic musical instrument with automatic accompaniment unit
JPS648835B2 (en)
JPH0157917B2 (en)
US4655112A (en) Automatic music playing apparatus
JPS6314358B2 (en)
JPH0125994Y2 (en)
JPS6329273B2 (en)
JPS6355595A (en) Automatically accompanying apparatus for electronic musical instrument
JPS5913755B2 (en) automatic accompaniment device
JPH0631977B2 (en) Electronic musical instrument
US5160797A (en) Step-recording apparatus and method for automatic music-performing system
JPH0579996B2 (en)
JPS6344228B2 (en)
JPH0367276B2 (en)
JPS5958487A (en) Electronic musical instrument
JPH0436398B2 (en)
JPS648837B2 (en)
JPS5958485A (en) Electronic musical instrument
JPH0343638B2 (en)
JPH0562353B2 (en)
JPH0132999B2 (en)
JPH0436388B2 (en)